<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> 片內(nèi)位流配置

          可進化芯片的FPGA接口設(shè)計與實現(xiàn)

          • 針對FPGA IP核在可進化可編程系統(tǒng)芯片(SoPC)中嵌入時存在FPGA IP核端口時序控制和位流下載的問題,實現(xiàn)一種適用于可進化SoPC芯片的FPGA接口。該FPGA接口使用異步FIFO、雙口RAM的結(jié)構(gòu)和可擴展的讀/寫命令傳輸方式來實現(xiàn)FPGA IP核與系統(tǒng)的異步通信。嵌入式CPU可以通過FPGA接口實現(xiàn)FPGA IP核的片內(nèi)位流配置。FPGA接口中的硬件隨機數(shù)發(fā)生器實現(xiàn)進化算法的硬件加速。
          • 關(guān)鍵字: IP核  SOPC  片內(nèi)位流配置  
          共1條 1/1 1

          片內(nèi)位流配置介紹

          您好,目前還沒有人創(chuàng)建詞條片內(nèi)位流配置!
          歡迎您創(chuàng)建該詞條,闡述對片內(nèi)位流配置的理解,并與今后在此搜索片內(nèi)位流配置的朋友們分享。    創(chuàng)建詞條

          熱門主題

          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();