<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章進(jìn)入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

完善FPGA系統(tǒng)設(shè)計(jì)的三原則

一，面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連)。
關(guān)鍵字： FPGA 系統(tǒng)設(shè)計(jì) 設(shè)計(jì)原則

基于DSP的某導(dǎo)航計(jì)算機(jī)模塊的設(shè)計(jì)

摘要：隨著現(xiàn)代導(dǎo)航技術(shù)的發(fā)展，慣性導(dǎo)航作為一種自主導(dǎo)航技術(shù)已經(jīng)廣泛應(yīng)用于多種武器系統(tǒng)中，而導(dǎo)航計(jì)算機(jī)又是捷聯(lián)式慣導(dǎo)的核心部件。文章提出了一種采用基于DSP的某型導(dǎo)航計(jì)算機(jī)模塊的解決方案，設(shè)計(jì)方案采用雙處理
關(guān)鍵字： DSP CAN FPGA 光電隔離慣導(dǎo)

Arria 10及Stratix 10 FPGA和SoC性能、集成度和功耗實(shí)現(xiàn)突破

Altera日前推出該公司第10代FPGA和SoC(芯片系統(tǒng))，Altera公司產(chǎn)品營銷資深總監(jiān)Patrick Dorsey表示，第10代器件在工藝技術(shù)和體系結(jié)構(gòu)基礎(chǔ)上都進(jìn)行了優(yōu)化，以最低功耗實(shí)現(xiàn)了業(yè)界最好的性能和水平最高的系統(tǒng)集成度。首
關(guān)鍵字： FPGA EDA 集成

FPGA在高清低碼流視頻編碼中應(yīng)用案例

3G網(wǎng)絡(luò)和智能手機(jī)的迅速普及推動了移動互聯(lián)網(wǎng)的發(fā)展，為安防網(wǎng)絡(luò)從局域網(wǎng)擴(kuò)展到移動互聯(lián)網(wǎng)提供了條件。通過對移動互聯(lián)網(wǎng)的上行帶寬和下行帶寬的實(shí)測可以知，512 Kbps是一個(gè)有效而且可靠的帶寬值，如果能夠在這個(gè)帶
關(guān)鍵字： FPGA 視頻編碼

三柵極技術(shù)給FPGA帶來突破性優(yōu)勢

本文考察了半導(dǎo)體制造業(yè)中晶體管設(shè)計(jì)從傳統(tǒng)平面向3D結(jié)構(gòu)轉(zhuǎn)化的影響，以及其對可編程邏輯器件性能的顯著提升。引言2013年2月，Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨(dú)家采用Intel的
關(guān)鍵字：三柵極 FPGA 3D結(jié)構(gòu) 可編程邏輯器件

克服FPGA電路板設(shè)計(jì)挑戰(zhàn)

如果你在采用FPGA的電路板設(shè)計(jì)方面的經(jīng)驗(yàn)很有限或根本沒有，那么在新的項(xiàng)目中使用FPGA的前景就十分堪憂——特別是如果FPGA是一個(gè)有1000個(gè)引腳的大塊頭。繼續(xù)閱讀本文將有助于你的FPGA選型和設(shè)計(jì)過程，并且
關(guān)鍵字：電路板開發(fā)板引腳分配 FPGA SSN

ASIC、ASSP、SoC和FPGA到底有何區(qū)別？

我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC和ASSP之間的區(qū)別是什么?以及高端FPGA應(yīng)該歸類為SoC嗎?這里有幾個(gè)難題，至少技術(shù)和術(shù)語隨
關(guān)鍵字： ASIC ASSP SoC FPGA

基于BF533和FPGA的雷達(dá)信號模擬器設(shè)計(jì)實(shí)現(xiàn)

隨著軍事技術(shù)的高速發(fā)展，現(xiàn)代雷達(dá)系統(tǒng)面臨著嚴(yán)峻的挑戰(zhàn)。為適應(yīng)新形勢，在現(xiàn)代數(shù)字信號處理技術(shù)和數(shù)字計(jì)算機(jī)高速發(fā)展的基礎(chǔ)上，計(jì)算機(jī)仿真技術(shù)得到廣泛應(yīng)用，這也促使雷達(dá)信號模擬技術(shù)快速發(fā)展。雷達(dá)信號模擬器是現(xiàn)
關(guān)鍵字：雷達(dá)信號模擬器 DSP FPGA 數(shù)字頻率合成

JESD204B轉(zhuǎn)換器內(nèi)確定性延遲解密

對于需要一系列同步模數(shù)轉(zhuǎn)換器(ADC)的高速信號采樣和處理應(yīng)用，轉(zhuǎn)換器具有去相位偏移和匹配延遲變化的能力至關(guān)重要。圍繞該特性展開的系統(tǒng)設(shè)計(jì)極為關(guān)鍵，因?yàn)閺哪M采樣點(diǎn)到處理模塊之間的任何延遲失配都會使性能下
關(guān)鍵字： JESD204B ADC FPGA

基于FPGA的串并集合排序在雷達(dá)系統(tǒng)中的應(yīng)用

在雷達(dá)抗干擾處理以及空時(shí)二維處理過程中數(shù)據(jù)排序?qū)⒈夭豢擅猓趥鹘y(tǒng)的DSP、CPU等常規(guī)軟件排序已經(jīng)不能夠滿足雷達(dá)系統(tǒng)實(shí)時(shí)性要求，使用 FPGA排序的趨勢將勢不可當(dāng)。FPGA由于具有較高的并行處理能力，目前已成為雷達(dá)陣列信號處理中的主流處理器件。
關(guān)鍵字：排序 FPGA 并行串行

基于FPGA非正弦波形發(fā)生器的電路設(shè)計(jì)

隨著直流輸電技術(shù)的應(yīng)用發(fā)展，高壓電纜線路和補(bǔ)償電容的增多，電力系統(tǒng)中的諧波分量將大大增加，它給電力設(shè)備和弱電系統(tǒng)帶來了諧波污染，并且電力電子裝置的日益增多，使電網(wǎng)中的高次諧波愈來愈嚴(yán)重。因此，檢驗(yàn)諧波控制設(shè)備的性能，或者測試負(fù)載設(shè)備在收到擾動時(shí)的工作情況等，需要一些專門的諧波發(fā)生器來產(chǎn)生所需的諧波。
關(guān)鍵字：非正弦波形發(fā)生器 FPGA LPM DA9708

基于ARM的嵌入式系統(tǒng)從串配置FPGA的實(shí)現(xiàn)

ARM(Advanced RISC Machines)既可以認(rèn)為是一個(gè)公司，也可以認(rèn)為是對一類微處理器的統(tǒng)稱，還可以認(rèn)為是一項(xiàng)技術(shù)。基于ARM技術(shù)的微處理器應(yīng)用約占據(jù)了32位 RISC微處理器75%以上的市場份額，ARM技術(shù)正在逐步滲入到人們生活的各個(gè)方面。
關(guān)鍵字： ARM 嵌入式 FPGA 從串配置

基于Verilog的多路相干DDS信號源設(shè)計(jì)

摘要：傳統(tǒng)的多路同步信號源常采用單片機(jī)搭載多片專用DDS芯片配合實(shí)現(xiàn)。該技術(shù)實(shí)現(xiàn)復(fù)雜，且在要求各路同步相干可控時(shí)難以實(shí)現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上，給出了用Verilog_HDL語言實(shí)現(xiàn)相干多路DDS的工作原理、設(shè)
關(guān)鍵字： DDS 現(xiàn)場可編程門陣列(FPGA) 相位累加器 Verilog_HDL

步進(jìn)電機(jī)控制，專用ASIC芯片方案與通用芯片方案對比

步進(jìn)電機(jī)廣泛應(yīng)用于對精度要求比較高的運(yùn)動控制系統(tǒng)中。在步進(jìn)電機(jī)驅(qū)動器的關(guān)鍵技術(shù)研究中提到步進(jìn)電機(jī)的性能在很大程度上取決于所用的驅(qū)動器，改善驅(qū)動器的性能，可以顯著地提高步進(jìn)電機(jī)的性能，因此研制高性能的步
關(guān)鍵字：驅(qū)動器專用芯片 FPGA 通用芯片 PLD GAL 步進(jìn)電機(jī)控制

FPGA組成、工作原理和開發(fā)流程

1. FPGA概述FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決
關(guān)鍵字： FPGA 工作原理開發(fā)流程

共6407條 108/428 |‹ « 106 107 108 109 110 111 112 113 114 115 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。創(chuàng)建詞條

現(xiàn)場可編程門陣列(fpga)電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

現(xiàn)場可編程門陣列(fpga)相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

現(xiàn)場可編程門陣列(fpga)資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

現(xiàn)場可編程門陣列(fpga)專欄文章

熱門主題

現(xiàn)場可編程門陣列(FPGA) 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();