<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章進入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

采用WDM的精確定時器及其在冗余技術(shù)中的應(yīng)用

采用WDM的精確定時器及其在冗余技術(shù)中的應(yīng)用,提出一種設(shè)備冗余的系統(tǒng)設(shè)計方法，為系統(tǒng)的故障檢測和切換技術(shù)提供了一種解決方案。利用此方法設(shè)計了雙冗余CAN 總線板卡以及在Window s XP 系統(tǒng)下的WDM 驅(qū)動。該模塊工作穩(wěn)定，數(shù)據(jù)傳輸可靠，冗余切換切實可行。并可依據(jù)實際使用要求在線修改定時查詢時間。這種冗余實現(xiàn)方法在提高設(shè)備可靠性方面具有一定的實用價值。
關(guān)鍵字： FPGA

基于FPGA參數(shù)關(guān)聯(lián)比較器的預分選器設(shè)計

引言現(xiàn)代電子戰(zhàn)環(huán)境日趨復雜，信號日趨密集，新體制雷達不斷出現(xiàn)，雷達信號的各個參數(shù)以各種規(guī)律變化，因...
關(guān)鍵字： FPGA 預分選器關(guān)聯(lián)比較器

利用電源模塊簡化設(shè)計減少元件數(shù)量和空間需求

　工程師和設(shè)計人員為了滿足產(chǎn)品的最后期限要求,需要始終將重點放在最重要的核心架構(gòu)系統(tǒng)設(shè)計方面。采用FPGA、DSP或微處理器設(shè)計是設(shè)計的關(guān)鍵部分,也最花費時間。系統(tǒng)級設(shè)計人員可以通過將主要精力集中于系統(tǒng)設(shè)計而受
關(guān)鍵字：電源 DC-DC FPGA DSP

自動售貨機控制模塊VHDL程序設(shè)計及FPGA實現(xiàn)

近年來,隨著集成電路技術(shù)的迅猛發(fā)展,特別是可編程邏輯器件的高速發(fā)展,EDA（ElectronicDesignAutomatio...
關(guān)鍵字： EDA FPGA VHDL Quartus

利用FPGA來實現(xiàn)RC6算法的設(shè)計與研究

利用FPGA來實現(xiàn)RC6算法的設(shè)計與研究,引言　　RC6是作為AES(Advanced Encryption Standard)的候選算法提交給NIST(美國國家標準局)的一種新的分組密碼。它是在RC5的基礎(chǔ)上設(shè)計的，以更好地符合AES的要求，且提高了安全性，增強了性能。根據(jù)AES的要求，一
關(guān)鍵字：設(shè)計研究算法 RC6 FPGA 實現(xiàn) 利用

面向ASIC和FPGA設(shè)計的多點綜合技術(shù)

面向ASIC和FPGA設(shè)計的多點綜合技術(shù),隨著設(shè)計復雜性增加，傳統(tǒng)的綜合方法面臨越來越大的挑戰(zhàn)。為此，Synplicity公司開發(fā)了同時適用于FPGA或 ASIC設(shè)計的多點綜合技術(shù)，它集成了“自上而下”與“自下而上”綜合方法的優(yōu)勢，能提供高結(jié)
關(guān)鍵字：綜合技術(shù) 設(shè)計 FPGA ASIC 面向

基于FPGA的空間存儲器糾錯系統(tǒng)的設(shè)計研究

基于FPGA的空間存儲器糾錯系統(tǒng)的設(shè)計研究,　1、引言　　阿爾法磁譜儀(Alpha Magnetic Spectrometer，AMS)實驗室是丁肇中博士領(lǐng)導的由美、俄、德、法、中等16個國家和地區(qū)共300多名科學家參加的大型國際合作項目。它是國際空間站上唯一大型物理實驗，是人類第
關(guān)鍵字：系統(tǒng) 設(shè)計研究糾錯存儲器 FPGA 空間基于

一種基于FPGA的A超數(shù)字式探傷系統(tǒng)的研究

一種基于FPGA的A超數(shù)字式探傷系統(tǒng)的研究,超聲波是一種機械波，機械振動與波動是超聲波探傷的物理基礎(chǔ)。超聲波在媒介中傳播，有波的疊加、反射、折射、透射、衍射、散射及吸收衰減等特性，一般遵循幾何光學的原則。A超探傷儀采用幅度調(diào)制（Amplitude Modulat
關(guān)鍵字：系統(tǒng) 研究探傷數(shù)字式 FPGA 基于

基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計方案

基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計方案,　1 引言　　在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的一種接口形式，該接口隨同SPI一起被歐洲電信標準化協(xié)會（ETSI）制訂，以使不同廠家生產(chǎn)的MPEG2單元可以方便地進行互聯(lián)。本設(shè)計方案以FPGA為核心器件，制作
關(guān)鍵字：系統(tǒng) 設(shè)計方案發(fā)送傳輸 FPGA 視頻基于

具有低功耗意識的FPGA設(shè)計方法

具有低功耗意識的FPGA設(shè)計方法,　工業(yè)、汽車電子、軍事, 甚至商業(yè)類客戶都會對系統(tǒng)的溫度和運行模式的概況有規(guī)定。這些概況指引我們在設(shè)計時要注意哪些地方以及精力該如何分配。IGLOO器件的低功耗工藝和硅片設(shè)計由Actel來保證，用戶所要關(guān)注的是：
關(guān)鍵字：設(shè)計方法 FPGA 意識功耗具有

基于FPGA的高精度相位測量儀的設(shè)計方案

基于FPGA的高精度相位測量儀的設(shè)計方案,引言　　隨著集成電路的發(fā)展，利用大規(guī)模集成電路來完成各種高速、高精度電子儀器的設(shè)計已經(jīng)成為一種行之有效的方法。采用這種技術(shù)制成的電子儀器電路結(jié)構(gòu)簡單、性能可靠、測量精確且易于調(diào)試。本文采用AlteraCyclon
關(guān)鍵字：設(shè)計方案測量儀相位 FPGA 高精度基于

Verilog HDL與VHDL及FPGA的比較分析

Verilog HDL與VHDL及FPGA的比較分析,　Verilog HDL　　優(yōu)點：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵和建模方面有優(yōu)勢?！　∪秉c：很多錯誤在編譯的時候不能被發(fā)現(xiàn)?！　HDL　　優(yōu)點：語法嚴謹，層次結(jié)構(gòu)清晰?！　∪秉c：熟悉時間長，不夠靈
關(guān)鍵字：比較分析 FPGA VHDL HDL Verilog

基于USB2_0和DDR2的數(shù)據(jù)采集系統(tǒng)設(shè)計與FPGA實現(xiàn)

摘要：采用DDR2 SDRAM作為被采集數(shù)據(jù)的緩存技術(shù)，給出了USB2.0與DDR2相結(jié)合的實時、高速數(shù)據(jù)采集系統(tǒng)的解決方案，同時提出了對數(shù)據(jù)采集系統(tǒng)的改進思路以及在Xilinx的Virtex5 LX30 FPGA上的實現(xiàn)方法。

0 引
關(guān)鍵字： DDR2 FPGA USB 數(shù)據(jù)采集

基于Altera FPGA的千兆以太網(wǎng)實現(xiàn)方案

1 引言　　在系統(tǒng)設(shè)備不斷向小型化、集成化、網(wǎng)絡(luò)化發(fā)展的今天，嵌入式開發(fā)成為新技術(shù)發(fā)展的最前沿，改變著系統(tǒng)的整體結(jié)構(gòu)。FPGA由于其自身特點，成為嵌入式開發(fā)的最佳平臺。Altera公司結(jié)合其最新一代高端器件推出了
關(guān)鍵字：實現(xiàn) 方案以太網(wǎng) 千兆 Altera FPGA 基于

FPGA與GPS-OEM板的串行通訊系統(tǒng)設(shè)計

0 引言　　全球定位系統(tǒng)(Global Positioning System簡稱GPS)是美國第二代衛(wèi)星導航系統(tǒng)。它是在子午儀衛(wèi)星導航系統(tǒng)的基礎(chǔ)上發(fā)展起來的，GPS能提供全天候、連續(xù)、實時高精度導航參數(shù)，可實現(xiàn)三維定位，并可提供精確的時
關(guān)鍵字：設(shè)計通訊系統(tǒng) 串行 GPS-OEM FPGA

共6408條 288/428 |‹ « 286 287 288 289 290 291 292 293 294 295 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。創(chuàng)建詞條

現(xiàn)場可編程門陣列(fpga)電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

現(xiàn)場可編程門陣列(fpga)相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

現(xiàn)場可編程門陣列(fpga)資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

現(xiàn)場可編程門陣列(fpga)專欄文章

熱門主題

現(xiàn)場可編程門陣列(FPGA) 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();