現(xiàn)場(chǎng)可編程門陣列(fpga) 文章進(jìn)入現(xiàn)場(chǎng)可編程門陣列(fpga)技術(shù)社區(qū)

Xilinx CEO 描繪公司新愿景與戰(zhàn)略藍(lán)圖

　　自適應(yīng)和智能計(jì)算的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx,?Inc.)總裁兼首席執(zhí)行官(CEO)Victor?Peng?，今天揭示了公司的未來(lái)愿景與戰(zhàn)略藍(lán)圖。Peng?的愿景旨在為賽靈思帶來(lái)新發(fā)展、新技術(shù)和新方向，打造“自適應(yīng)計(jì)算加速平臺(tái)”。在該世界中，賽靈思將超越?FPGA?的局限，推出高度靈活且自適應(yīng)的全新處理器及平臺(tái)產(chǎn)品系列，為用戶從端點(diǎn)到邊緣再到云端多種不同技術(shù)的快速創(chuàng)新提供支持?！　D一?賽靈思CEO?Victor
關(guān)鍵字： Xilinx FPGA

“老司機(jī)”十年FPGA從業(yè)經(jīng)驗(yàn)總結(jié)

　　大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間,至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒(méi)有接觸到HDL硬件描述語(yǔ)言,設(shè)計(jì)都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來(lái)的。　　后來(lái)讀研究生,工作陸陸續(xù)續(xù)也用過(guò)Quartus II、FoundaTIon、ISE、Libero,并且學(xué)習(xí)了verilogHDL語(yǔ)言,學(xué)習(xí)的過(guò)程中也慢慢體會(huì)到verilog的妙用,原來(lái)一小段語(yǔ)言就能完成復(fù)雜的原理圖設(shè)計(jì),而且語(yǔ)言的移植性可操作性比原理圖
關(guān)鍵字： FPGA Verilog

高云半導(dǎo)體宣布在香港科學(xué)園設(shè)立香港研發(fā)中心

　　作為國(guó)內(nèi)領(lǐng)先的可編程邏輯器件供應(yīng)商,廣東高云半導(dǎo)體科技股份有限公司(以下簡(jiǎn)稱“高云半導(dǎo)體”)今日宣布成立香港研發(fā)中心,新成立的研發(fā)中心位于香港科學(xué)園二期浚湖樓,這是繼濟(jì)南、上海、廣州、美國(guó)硅谷四大研發(fā)中心之后,高云半導(dǎo)體成立的第五大研發(fā)中心。　　“在香港科學(xué)園設(shè)立研發(fā)中心,將為高云半導(dǎo)體在國(guó)際市場(chǎng)開(kāi)拓,創(chuàng)新合作等方面提供重要的技術(shù)支持,”高云半導(dǎo)體CEO朱璟輝介紹,“作為一個(gè)創(chuàng)新驅(qū)動(dòng)型的公司,高云將在香港打造一個(gè)實(shí)力雄厚的研發(fā)與技術(shù)支
關(guān)鍵字：高云 FPGA

高云半導(dǎo)體宣布在香港科學(xué)園設(shè)立香港研發(fā)中心

中國(guó)香港，2018年3月12日，作為國(guó)內(nèi)領(lǐng)先的可編程邏輯器件供應(yīng)商，廣東高云半導(dǎo)體科技股份有限公司（以下簡(jiǎn)稱“高云半導(dǎo)體”）今日宣布成立香港研發(fā)中心，新成立的研發(fā)中心位于香港科學(xué)園二期浚湖樓，這是繼濟(jì)南、上海、廣州、美國(guó)硅谷四大研發(fā)中心之后，高云半導(dǎo)體成立的第五大研發(fā)中心。
關(guān)鍵字： FPGA 高云半導(dǎo)體

一文讀懂如何更經(jīng)濟(jì)地設(shè)計(jì)一顆新的芯片

　　我們(IEEE)最近與Bunny Huang進(jìn)行了有趣的交流，他是硬件大師以及Chumby，NetTV和Novena Laptop等的創(chuàng)造者。他還是Hacking the Xbox，The Essential Guide to Electronics in Shenzhen兩篇文章的作者，在IEEE Spectrum中有兩篇專題文章?！　∥覀兏信d趣的是Huang的意見(jiàn)，一個(gè)小的資金適中的團(tuán)隊(duì)，
關(guān)鍵字：芯片 FPGA

基于OMAP-L138 DSP+ARM的處理器與FPGA實(shí)現(xiàn)SDR系統(tǒng)

　　CritICal Link公司的某客戶需要針對(duì)多個(gè)應(yīng)用開(kāi)發(fā)一個(gè)擴(kuò)頻無(wú)線電收發(fā)器。該客戶已經(jīng)開(kāi)發(fā)出一套算法，準(zhǔn)備用于對(duì)信號(hào)進(jìn)行調(diào)制和解調(diào)，但他們卻缺少構(gòu)建完整系統(tǒng)的資源和專業(yè)知識(shí)。客戶希望利用軟件定義無(wú)線電(SDR)系統(tǒng)的靈活性優(yōu)勢(shì)。本文將探討如何基于德州儀器(TI)的OMAP-L138 DSP+ARM處理器與FPGA來(lái)實(shí)現(xiàn)該系統(tǒng)?！　∑脚_(tái)　　Critical Link選擇其MityDSP-L138F嵌入式系統(tǒng)模塊作為SDR的基礎(chǔ)，因?yàn)樵撃K不僅具有很強(qiáng)的處理能力，而且可以
關(guān)鍵字： FPGA ARM

基于DSP和FPGA的機(jī)器視覺(jué)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

　　本文將機(jī)器視覺(jué)與網(wǎng)絡(luò)技術(shù)相結(jié)合，使用TI公司新近推出的6000系列DSPsTMS320DM642為核心，應(yīng)用ALTERA公司的FPGA，用其實(shí)現(xiàn)圖像預(yù)處理，減輕了DSPs的負(fù)擔(dān)。應(yīng)用網(wǎng)絡(luò)技術(shù)實(shí)現(xiàn)圖像傳輸。　　1、引言　　機(jī)器視覺(jué)自起步發(fā)展到現(xiàn)在，已有15年的發(fā)展歷史。應(yīng)該說(shuō)機(jī)器視覺(jué)作為一種應(yīng)用系統(tǒng)，其功能特點(diǎn)是隨著工業(yè)自動(dòng)化的發(fā)展而逐漸完善和發(fā)展的?！　∧壳?，國(guó)際上視覺(jué)系統(tǒng)的應(yīng)用方興未艾，1998年的市場(chǎng)規(guī)模為46億美元。在國(guó)外，機(jī)器視覺(jué)的應(yīng)用普及主要體現(xiàn)在半導(dǎo)體及電子行業(yè)，其中大概 40%
關(guān)鍵字： DSP FPGA

再續(xù)FPGA初心，京微齊力脫胎京微雅格重新起航

　　新的一年開(kāi)啟新的希望，新的空白承載新的夢(mèng)想。這是年初一集微網(wǎng)給讀者們拜年時(shí)寫的寄語(yǔ)。在中國(guó)農(nóng)歷新年開(kāi)年之際，半導(dǎo)體產(chǎn)業(yè)里也迎來(lái)了許多新的起點(diǎn)。例如長(zhǎng)江存儲(chǔ)在與蘋果就采購(gòu)前者的Nand閃存芯片一事談判，又例如前京微雅格副總裁王海力堅(jiān)守18個(gè)月后的二次創(chuàng)業(yè)。　　2005年年底，即將從清華大學(xué)計(jì)算機(jī)專業(yè)博士畢業(yè)的王海力加入了一家新成立的中外合資公司——雅格羅技，開(kāi)始了國(guó)產(chǎn)FPGA芯片研發(fā)。2010年在北京市政府相關(guān)引導(dǎo)資金支持下，該公司也轉(zhuǎn)換身份并更名為“京微雅格&r
關(guān)鍵字：京微雅格 FPGA

FPGA重點(diǎn)知識(shí)13條，助你構(gòu)建完整“邏輯觀”之三

　　10、FPGA的時(shí)序基礎(chǔ)理論　　我們的分析從下圖開(kāi)始，下圖是常用的靜態(tài)分析結(jié)構(gòu)圖，一開(kāi)始看不懂公式不要緊，因?yàn)槲視?huì)在后面給以非常簡(jiǎn)單的解釋：　　這兩個(gè)公式是一個(gè)非常全面的，準(zhǔn)確的關(guān)于建立時(shí)間和保持時(shí)間的公式。其中Tperiod為時(shí)鐘周期;Tcko為D觸發(fā)器開(kāi)始采樣瞬間到D觸發(fā)器采樣的數(shù)據(jù)開(kāi)始輸出的時(shí)間;Tlogic為中間的組合邏輯的延時(shí);Tnet為走線的延時(shí);Tsetup為D觸發(fā)器的建立時(shí)間;Tclk_skew為時(shí)鐘偏移，偏移的原因是因?yàn)闀r(shí)鐘到達(dá)前后兩個(gè)D觸發(fā)器的路線不是一樣長(zhǎng)?！　∵@里我們來(lái)做如下轉(zhuǎn)
關(guān)鍵字： FPGA 時(shí)序

FPGA重點(diǎn)知識(shí)13條，助你構(gòu)建完整“邏輯觀”之二

　　8、FPGA時(shí)鐘系統(tǒng)　　1. FPGA的全局時(shí)鐘是什么?　　FPGA的全局時(shí)鐘應(yīng)該是從晶振分出來(lái)的，最原始的頻率。其他需要的各種頻率都是在這個(gè)基礎(chǔ)上利用PLL或者其他分頻手段得到的?！　?. 全局時(shí)鐘和BUFG:　　BUFG，輸入為固定管腳，輸出為H型全銅全局高速網(wǎng)絡(luò)，這樣抖動(dòng)和到任意觸發(fā)器的延時(shí)差最小，這個(gè)也就是FPGA做同步設(shè)計(jì)可以不需要做后仿真的原因?！　∪謺r(shí)鐘：今天我們從另一個(gè)角度來(lái)看一下時(shí)鐘的概念：時(shí)鐘是D觸發(fā)器的重要組成部分，一個(gè)有效邊沿使得D觸發(fā)器進(jìn)行一次工作。而更多的時(shí)候，D觸發(fā)器保
關(guān)鍵字： FPGA 時(shí)鐘

FPGA重點(diǎn)知識(shí)13條，助你構(gòu)建完整“邏輯觀”之一

　　1、查找表LUT和編程方式　　第一部分：查找表LUT　　FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點(diǎn)?！　∮捎贔PGA需要被反復(fù)燒寫，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過(guò)固定的與非門來(lái)完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿足這一要求，目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級(jí)FPGA采用
關(guān)鍵字： FPGA CPLD

eFPGA or FPGA SoC，誰(shuí)將引領(lǐng)下一代可編程硬件潮流？

　　eFPGA：冉冉升起的新星,eFPGA即嵌入式FPGA(embedded FPGA)，是近期興起的新型電路IP?！　‰S著摩爾定律越來(lái)越接近瓶頸，制造ASIC芯片的成本越來(lái)越高。因此，設(shè)計(jì)者會(huì)希望ASIC能實(shí)現(xiàn)一定的可配置性，同時(shí)又不影響性能。在希望能做成可配置的模塊中，負(fù)責(zé)與其他芯片或者總線通信的接口單元又首當(dāng)其沖。在芯片中，模塊間的通信往往使用簡(jiǎn)單的并行接口或者配合簡(jiǎn)單的時(shí)序邏輯，但是在芯片間通信時(shí)為了保證可靠性，必須通過(guò)一系列握手(handshake)協(xié)議來(lái)完成通信接口。設(shè)計(jì)者往往希望自己的SoC
關(guān)鍵字： eFPGA FPGA

CPU、MCU、FPGA、SoC這些芯片究竟是啥？漲盡姿勢(shì)

　　目前世界上有兩種文明，一種是人類社會(huì)組成的的碳基文明，一種是各種芯片組成的硅基文明——因?yàn)閹缀跛械男酒际且詥尉Ч铻樵现谱鞯?，芯片系統(tǒng)的總數(shù)比人類的數(shù)量還多出數(shù)十上百倍。芯片大家族里面也分各種不同類型的芯片，從古老的用電子管堆出來(lái)的成噸的邏輯門到現(xiàn)在的超級(jí)數(shù)據(jù)中心，電子技術(shù)的發(fā)展走過(guò)了一代又一代，到了今天，各種芯片更是百花齊放，芯片廠商百家爭(zhēng)鳴。　　　　可是，這么多芯片，按照功能分類，有專門用于計(jì)算的、有專門用于控制的、有專門用于存儲(chǔ)的&hell
關(guān)鍵字： FPGA SoC

使用ECP5?FPGA解決網(wǎng)絡(luò)邊緣智能、視覺(jué)和互連應(yīng)用設(shè)計(jì)挑戰(zhàn)

　　引言　　隨著傳感器、低成本攝像頭和顯示屏在當(dāng)今嵌入式設(shè)計(jì)中的使用量飛速增長(zhǎng)，市場(chǎng)上出現(xiàn)了許多激動(dòng)人心的全新智能和視覺(jué)應(yīng)用。與此同時(shí)，嵌入式視覺(jué)應(yīng)用的爆炸式發(fā)展也讓設(shè)計(jì)工程師對(duì)處理資源需求有了一個(gè)新的認(rèn)識(shí)。包含豐富數(shù)據(jù)的全新視頻應(yīng)用促使設(shè)計(jì)工程師重新考慮到底采用哪種器件，是專用應(yīng)用處理器(AP)、ASIC還是ASSP?然而，在某些情況下，在現(xiàn)有應(yīng)用處理器、ASIC或ASSP方面的大量軟件投入以及全新器件的高啟動(dòng)成本已然成為上述應(yīng)用更新迭代的阻礙。這一次，擺在眼前的問(wèn)題推動(dòng)設(shè)計(jì)工程師尋求一種協(xié)處理解決方案
關(guān)鍵字： FPGA 萊迪思

基于嵌入式SoC芯片S698-T的飛參采集器設(shè)計(jì)

　韓?俊　(珠海歐比特宇航科技股份有限公司?廣東?珠海?519080)????????隨著我國(guó)航空業(yè)的發(fā)展，我國(guó)自主設(shè)計(jì)的飛機(jī)越來(lái)越多的飛行在天空中，為了記錄監(jiān)控飛機(jī)飛行過(guò)程中，飛機(jī)各種設(shè)備的參數(shù)，就需要飛行參數(shù)記錄儀器進(jìn)行實(shí)時(shí)記錄。而飛機(jī)上設(shè)備種類、接口類型、信號(hào)種類都比較多，而為了滿足多種飛機(jī)型號(hào)的需求，就需要將飛行參數(shù)采集器設(shè)備的尺寸做的比較小，使得大飛機(jī)和小飛機(jī)都能夠使用?！　?/li>
關(guān)鍵字： SoC FPGA

共6415條 40/428 |‹ « 38 39 40 41 42 43 44 45 46 47 » ›|

現(xiàn)場(chǎng)可編程門陣列(fpga)介紹

您好，目前還沒(méi)有人創(chuàng)建詞條現(xiàn)場(chǎng)可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對(duì)現(xiàn)場(chǎng)可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場(chǎng)可編程門陣列(fpga)的朋友們分享。創(chuàng)建詞條