<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> 現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)

          現(xiàn)場(chǎng)可編程門(mén)陣列(fpga) 文章 進(jìn)入現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)技術(shù)社區(qū)

          Xilinx祭出Vitis統(tǒng)一軟件平臺(tái),面向軟硬件和AI等所有開(kāi)發(fā)者

          • 這幾年,很多芯片硬件公司在向軟件和生態(tài)環(huán)境方向下功夫。例如近日,賽靈思公司(Xilinx)發(fā)布重磅產(chǎn)品——Vitis統(tǒng)一軟件平臺(tái),把應(yīng)用領(lǐng)域拓得更寬,可以讓包括軟件工程師和 AI 科學(xué)家在內(nèi)的廣大開(kāi)發(fā)者受益于硬件靈活應(yīng)變的優(yōu)勢(shì)。Vitis 統(tǒng)一軟件平臺(tái)眾所周知,賽靈思是 FPGA、硬件可編程 SoC 及 ACAP(自適應(yīng)加速平臺(tái)) 的發(fā)明者,這幾年一直向軟件方向和AI方向發(fā)力,以利于其硬件的開(kāi)發(fā)和應(yīng)用。前幾年就推出了Vivado設(shè)計(jì)套件,此次新的Vitis更進(jìn)一步。歷經(jīng)五年、投入總計(jì) 1000 個(gè)人工年而
          • 關(guān)鍵字: FPGA  AI  平臺(tái)  

          Xilinx隆重發(fā)布Vitis統(tǒng)一軟件平臺(tái):面向所有開(kāi)發(fā)者解鎖全新設(shè)計(jì)體驗(yàn)

          • Vitis將賦予軟件開(kāi)發(fā)者靈活應(yīng)變的硬件,同時(shí)將提高硬件設(shè)計(jì)者的工作效率近日,自適應(yīng)和智能計(jì)算的全球領(lǐng)導(dǎo)企業(yè)賽靈思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布推出 Vitis? (發(fā)音為 Vī-tis)—這是一款統(tǒng)一軟件平臺(tái),可以讓包括軟件工程師和 AI 科學(xué)家在內(nèi)的廣大開(kāi)發(fā)者都能受益于硬件靈活應(yīng)變的優(yōu)勢(shì)。歷經(jīng)五年、投入總計(jì) 1000 個(gè)人工年而打造,Vitis 統(tǒng)一軟件平臺(tái)無(wú)需用戶(hù)深入掌握硬件專(zhuān)業(yè)知識(shí),即可根據(jù)軟件或算法代碼自動(dòng)適配和使用賽靈思硬件架構(gòu)。此外,Vitis 平臺(tái)不限
          • 關(guān)鍵字: FPGA  AI  特定領(lǐng)域  

          萊迪思CrossLinkPlus FPGA:加速和增強(qiáng)基于MIPI的視頻橋接

          • 萊迪思半導(dǎo)體公司(NASDAQ:LSCC),低功耗可編程器件的領(lǐng)先供應(yīng)商,今日宣布推出CrossLinkPlus? FPGA系列產(chǎn)品,適用于采用MIPI D-PHY的嵌入式視覺(jué)系統(tǒng)。CrossLinkPlus器件作為創(chuàng)新的低功耗FPGA,擁有集成閃存、一個(gè)硬MIPI D-PHY、可實(shí)現(xiàn)面板瞬時(shí)顯示的高速I(mǎi)/O以及靈活的片上編程特性。此外萊迪思還提供現(xiàn)成的IP和參考設(shè)計(jì)來(lái)加速實(shí)現(xiàn)和增強(qiáng)傳感器與顯示器的橋接、聚合和分屏功能,這些是工業(yè)、汽車(chē)、計(jì)算和消費(fèi)電子等應(yīng)用的常用功能。開(kāi)發(fā)人員希望通過(guò)為嵌入式視覺(jué)系統(tǒng)添加
          • 關(guān)鍵字: FPGA  嵌入式視覺(jué)  

          Intel開(kāi)始出貨10nm Agilex FPGA:DDR5、PCIe 5.0

          • Intel 10nm工藝雖然有些姍姍來(lái)遲,但是布局深廣,包括面向筆記本和服務(wù)器的Ice Lake、3D立體封裝的Lakefield、面向5G基礎(chǔ)設(shè)施的Snow Ridge,還有一款全新的FPGA。
          • 關(guān)鍵字: 英特爾  10nm  DDR5  FPGA  PCIe 5.0  

          賽靈思:FPGA視頻加速,解決行業(yè)兩大痛點(diǎn)

          • 2019年8月23日,賽靈思在京召開(kāi)媒體采訪會(huì)。會(huì)上,賽靈思視頻與圖像處理高級(jí)市場(chǎng)營(yíng)銷(xiāo)經(jīng)理Sean Gardner先生向大家介紹了公司關(guān)于視頻加速的相關(guān)方案。
          • 關(guān)鍵字: 數(shù)據(jù)中心  視頻加速  FPGA  

          基于FPGA和千兆以太網(wǎng)的線陣X射線圖像采集傳輸系統(tǒng)

          •   楊?地(電子科技大學(xué)?電子科學(xué)與工程學(xué)院,四川?成都?610054)  摘?要:基于FPGA核心與千兆以太網(wǎng)傳輸技術(shù)組建線陣x射線圖像采集傳輸系統(tǒng)。FPGA芯片為核心控制,實(shí)現(xiàn)對(duì)X射線探測(cè)器控制、探測(cè)器信號(hào)積分時(shí)序、ADC采集時(shí)序控制、采集板間數(shù)據(jù)傳輸、千兆以太網(wǎng)數(shù)據(jù)傳輸控制。X射線探測(cè)器與采集板,采用菊花鏈數(shù)據(jù)傳輸結(jié)構(gòu)方式以應(yīng)對(duì)不同規(guī)模的場(chǎng)景。千兆以太網(wǎng)的傳輸確保了圖像數(shù)據(jù)的實(shí)時(shí)、高速與精準(zhǔn)度。  關(guān)鍵詞:圖像采集;x射線檢測(cè);FPGA;千兆以太網(wǎng)  0 引言  隨著公共安全越來(lái)越受到公眾的重視,X
          • 關(guān)鍵字: 201909  圖像采集  x射線檢測(cè)  FPGA  千兆以太網(wǎng)  

          國(guó)產(chǎn)FPGA進(jìn)軍日本,高云半導(dǎo)體正式簽約日本丸文株式會(huì)社

          • 全球增長(zhǎng)速度最快的可編程邏輯廠商廣東高云半導(dǎo)體科技股份有限公司(以下簡(jiǎn)稱(chēng)“高云半導(dǎo)體”)宣布,簽約日本丸文株式會(huì)社(以下簡(jiǎn)稱(chēng)“丸文”)為其日本經(jīng)銷(xiāo)商,以進(jìn)一步拓展全球銷(xiāo)售網(wǎng)絡(luò)。
          • 關(guān)鍵字: FPGA  日本  高云半導(dǎo)體  

          臺(tái)積電業(yè)績(jī)?cè)龠M(jìn)補(bǔ) 賽靈思推16納米制程全球容量最大FPGA

          • 晶圓代工大廠臺(tái)積電業(yè)績(jī)?cè)龠M(jìn)補(bǔ),其重要客戶(hù)之一的FPGA廠商賽靈思(Xilinx)宣布,推出采用臺(tái)積電16納米制程,全球容量最大的Virtex UltraScale+VU19P FPGA,擴(kuò)展旗下Virtex UltraScale+系列產(chǎn)品。
          • 關(guān)鍵字: 臺(tái)積電  賽靈思  FPGA  

          賽靈思發(fā)布世界最大FPGA芯片:350億晶體管

          • 賽靈思(Xilinx)今天宣布推出世界最大的FPGA芯片“Virtex UltraScale+ VU19P”,擁有多達(dá)350億個(gè)晶體管,密度在同類(lèi)產(chǎn)品中也是最大的,相比上代Virtex UltraScale VU440增大了1.6倍,而功耗降低了60%。雖然具體面積沒(méi)有公布,和日前那個(gè)1.2萬(wàn)億晶體管、46225平方毫米、AI計(jì)算專(zhuān)用的世界最大芯片不在一個(gè)數(shù)量級(jí),但在FPGA的世界里,絕對(duì)是個(gè)超級(jí)龐然大物,從官方圖看已經(jīng)可以蓋住一個(gè)馬克杯的杯口。相比之下,AMD 64核心的二代霄龍為320億個(gè)晶體管,NV
          • 關(guān)鍵字: 芯片  晶體管  FPGA  賽靈思  

          BittWare 宣布對(duì) Eideticom 進(jìn)行戰(zhàn)略投資并拓寬基于 FPGA 的 NVMe 加速器產(chǎn)品組合以將 EDSFF 納入其中

          • 新加坡–2019 年8月21日–Molex旗下的 BittWare 公司是一家采用FPGG技術(shù)的企業(yè)級(jí) NVMe 存儲(chǔ)平臺(tái)領(lǐng)域領(lǐng)先供應(yīng)商,宣布將對(duì) Eideticom 進(jìn)行戰(zhàn)略投資并開(kāi)展協(xié)作 – 后者在高增長(zhǎng)的新興計(jì)算存儲(chǔ)市場(chǎng)上是廣受認(rèn)可的領(lǐng)導(dǎo)者。BittWare 市場(chǎng)副總裁 Craig Petrie 表示:“我們對(duì) Eideticom 的投資合作將加快基于 NVMe 的計(jì)算存儲(chǔ)解決方案的推出,并且協(xié)助我們的客戶(hù)在降低風(fēng)險(xiǎn)和成本的同時(shí),實(shí)現(xiàn)創(chuàng)新。通過(guò)分享兩種尖端產(chǎn)品的詳細(xì)信息,我們正在拓展 BittWar
          • 關(guān)鍵字: BittWare  Eideticom  戰(zhàn)略投資  FPGA 的 NVMe 加速器產(chǎn)品組合  EDSFF  

          推進(jìn)FPGA發(fā)展 紫光國(guó)微擬對(duì)紫光同創(chuàng)增資

          • 日前,紫光國(guó)微發(fā)布公告稱(chēng),擬對(duì)全資子公司西藏茂業(yè)創(chuàng)芯投資有限公司(以下簡(jiǎn)稱(chēng)“茂業(yè)創(chuàng)芯”)增資1億元人民幣,以助力茂業(yè)創(chuàng)芯對(duì)參股子公司深圳市紫光同創(chuàng)電子有限公司(以下簡(jiǎn)稱(chēng)“紫光同創(chuàng)”)增資事項(xiàng)順利實(shí)施。
          • 關(guān)鍵字: FPGA  紫光國(guó)微  紫光同創(chuàng)  

          基于CPRI協(xié)議的5G高速光纖接口研究

          •   李?yuàn)W,徐蘭天  (中國(guó)電子科技集團(tuán)公司第四十一研究所,安徽 蚌埠 233010)  摘要:“高速率”是5G通信的主要特性之一,為滿足即將到來(lái)的5G高速數(shù)據(jù)傳輸需求,需要提供一種高速穩(wěn)定的數(shù)據(jù)傳輸接口。本文就光纖傳輸結(jié)合支持多級(jí)傳輸速率的CPRI協(xié)議,設(shè)計(jì)出一種高速光纖接口控制板,控制板采用高性能的Virtex-6系列FPGA作為主要控制芯片,經(jīng)過(guò)仿真驗(yàn)證,該控制板支持近10Gbit/s速率數(shù)據(jù)的穩(wěn)定傳輸,具備高速的通信傳輸能力,完全支持5G通信的高速率傳輸。高速光纖接口控制板可用于多種5G設(shè)備的研究與
          • 關(guān)鍵字: 201907  5G  高速光纖接口  CPRI  FPGA  

          工業(yè)網(wǎng)絡(luò)安全始于嵌入式硬件平臺(tái)

          •   Wesley Skeffington (賽靈思公司 異構(gòu)平臺(tái)首席工程師)  摘要:任何沒(méi)有采取適當(dāng)安全措施而連接到工業(yè)物聯(lián)網(wǎng) (IIoT) 的資產(chǎn)都將面臨網(wǎng)絡(luò)攻擊的風(fēng)險(xiǎn)。除了會(huì)造成財(cái)產(chǎn)損失或引起不便,篡改工業(yè)系統(tǒng)還有可能對(duì)工作人員或公眾人物造成人身傷害或死亡。如果沒(méi)有足夠的網(wǎng)絡(luò)保護(hù),安全關(guān)鍵型系統(tǒng)就不能被視為真正意義上的安全。本文分析了工業(yè)網(wǎng)絡(luò)安全應(yīng)有的舉措。  關(guān)鍵詞:工業(yè)物聯(lián)網(wǎng);安全;FPGA;OT  任何沒(méi)有采取適當(dāng)安全措施而連接到工業(yè)物聯(lián)網(wǎng)(IIoT) 的資產(chǎn)都將面臨網(wǎng)絡(luò)攻擊的風(fēng)險(xiǎn)。除了會(huì)造成
          • 關(guān)鍵字: 工業(yè)物聯(lián)網(wǎng)  安全  FPGA  OT  201907  

          基于FPGA的副載波信號(hào)在光載無(wú)線通信系統(tǒng)中傳輸?shù)膶?shí)現(xiàn)

          •   袁琪,陳蓉,寇召飛 ?。ㄎ靼部萍即髮W(xué)通信與信息工程學(xué)院,陜西 西安 710054)  摘要:為了避免RoF在光域調(diào)制容易引入相位噪聲和大量色散等缺點(diǎn),提出了一種在電域進(jìn)行副載波調(diào)制的方法,具體是使用FPGA進(jìn)行AM副載波調(diào)制,生成基帶副載波信號(hào),然后使用激光調(diào)制器將副載波信號(hào)調(diào)制為光信號(hào),并將信號(hào)經(jīng)過(guò)光纖傳輸。在經(jīng)過(guò)光纖系統(tǒng)傳輸后的示波器上能夠觀察到清晰的副載波波形,且光功率計(jì)讀數(shù)符合預(yù)期,表明經(jīng)過(guò)光纖傳輸后效果良好,實(shí)驗(yàn)結(jié)果表明在電域能進(jìn)行副載波調(diào)制,從而驗(yàn)證了基于FPGA的光載無(wú)線通信的副載波信號(hào)
          • 關(guān)鍵字: 201906  光載無(wú)線通信  副載波調(diào)制  正弦波  現(xiàn)場(chǎng)可編程門(mén)陣列  

          AI用FPGA發(fā)展快,帶來(lái)架構(gòu)新變革

          • ? ? ? 1? AI用FPGA將越來(lái)越多? ? ? FPGA是AI/ML運(yùn)算的主要芯片之一。據(jù)市場(chǎng)調(diào)查公司Semico Research的2019年5月數(shù)據(jù),2018年用于AI的FPGA市值約10億美元,預(yù)計(jì)2019年為18億美元左右。到2023年的未來(lái)四年中,AI用FPGA將增長(zhǎng)約3倍,達(dá)到52億美元(如下圖)。? ? ? 這個(gè)增長(zhǎng)是驚人的,因?yàn)檫^(guò)去多年來(lái),F(xiàn)PGA業(yè)的年均增長(zhǎng)率只有8%~9%。&nbs
          • 關(guān)鍵字: FPGA  7納米  
          共6399條 24/427 |‹ « 22 23 24 25 26 27 28 29 30 31 » ›|

          現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)!
          歡迎您創(chuàng)建該詞條,闡述對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)的理解,并與今后在此搜索現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)的朋友們分享。    創(chuàng)建詞條
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();