直接數(shù)字合成（dds）技術(shù) 文章進(jìn)入直接數(shù)字合成（dds）技術(shù)技術(shù)社區(qū)

基于DDS的鎖相頻率合成器設(shè)計(jì)

　　1 引言　　現(xiàn)代頻半合成源對(duì)頻率精度、分辨率、轉(zhuǎn)換時(shí)間和頻譜純度等指標(biāo)提出了越來越高的要求。甚高頻(VHF)頻率合成器通常采用多鎖相環(huán)路(PLL)結(jié)構(gòu)，多環(huán)合成器將單環(huán)中的巨大分頻比用多個(gè)環(huán)路來負(fù)擔(dān)，同時(shí)各環(huán)，尤其足主環(huán)的鑒相頻率大幅度提高，從而滿足了鑒相頻率高、分頻比小和分辨率高等要求。但是由于多環(huán)組合的固有特性，尤其是分辨率每提高1個(gè)數(shù)量級(jí)，就要增加一級(jí)子環(huán)路，使得其頻率轉(zhuǎn)換速度低、線路復(fù)雜、可靠性差。　　直接數(shù)字式頻率合成技術(shù)(DDS)的頻率分辨率高、頻率轉(zhuǎn)換速度快。DDS/PLL混合
關(guān)鍵字： DDS 鎖相頻率合成器模擬IC

基于內(nèi)插和QLA技術(shù)的并行DDS的實(shí)現(xiàn)

　　1 引言　　直接數(shù)字頻率合成技術(shù)(Direel Digital FrequencySynthesis，DDS)稱為第三代頻率合成技術(shù)，他利用正弦信號(hào)的相位與時(shí)間呈線性關(guān)系的特性，通過查表的方式得到信號(hào)的瞬時(shí)幅值，從而實(shí)現(xiàn)頻率合成。這種方法不僅可以產(chǎn)生不同頻率的正弦波，而且具有超寬的相對(duì)帶寬，超高的變頻速率，超細(xì)的分辨率以及相位的連續(xù)性和產(chǎn)生任意波形(AWG)的特點(diǎn)。　　目前所使用的大部分DDS結(jié)構(gòu)，在相位累加模塊和相位幅度轉(zhuǎn)換模塊均采用了流水線技術(shù)和某些壓縮算法等，但都不能從根本上解決DDS
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字頻率合成 DDS MCU和嵌入式微處理器

混合仿真下DDS的改進(jìn)研究與實(shí)現(xiàn)

　　1 引言　　DDS(Direct Digital Frequency Synthesis，直接數(shù)字頻率合成器)是一種從相位概念出發(fā)直接合成所需波形的頻率合成技術(shù)。由于DDS具有相對(duì)頻帶寬、頻率分辨率高、頻率變化速度快與相位可連續(xù)線性變化等一系列特點(diǎn)，已被廣泛應(yīng)用于數(shù)字通信系統(tǒng)中。目前，可供用戶選擇的高性能、多功能的專用DDS芯片比較多。然而在某些對(duì)控制方式、置頻速率等方面有特殊要求的場(chǎng)合，設(shè)計(jì)一個(gè)基于高性能FPGA(Field Programming Gate Array，現(xiàn)場(chǎng)可編程門陣列)的D
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DDS 混合仿真 MCU和嵌入式微處理器

基于單片機(jī)和AD9858的4頻點(diǎn)快速跳頻設(shè)計(jì)

　　摘要：在分析了DDS基本原理以及AD9858基本特點(diǎn)的基礎(chǔ)上，介紹了AD9858的送數(shù)方式及單片機(jī)接口程序。給出了利用AD9858內(nèi)部寄存器來實(shí)現(xiàn)跳頻時(shí)間小于50ns的４頻點(diǎn)快速跳頻的具體方法。關(guān)鍵詞：DDS；AD9858；快速跳頻　　在電子系統(tǒng)中，常常需要應(yīng)用頻率合成技術(shù)來實(shí)現(xiàn)跳頻源設(shè)計(jì)。頻率合成指對(duì)一個(gè)高穩(wěn)定的參考頻率進(jìn)行各種技術(shù)處理，以生成一系列穩(wěn)定的頻率輸出。目前應(yīng)用最廣的是鎖相環(huán)（ＰＬＬ）頻率合成技術(shù)，它是通過改變ＰＬＬ中的分頻比Ｎ來實(shí)現(xiàn)跳頻的
關(guān)鍵字： DDS AD9858 快速跳頻 MCU和嵌入式微處理器

基于DDS與MCU的運(yùn)算放大器參數(shù)測(cè)量系統(tǒng)設(shè)計(jì)

引言在現(xiàn)代科研機(jī)構(gòu)電路設(shè)計(jì)、大專院校的電子系統(tǒng)教學(xué)中,集成運(yùn)算放大器作為信號(hào)處理的基本器件,應(yīng)用非常廣泛,準(zhǔn)確的掌握集成運(yùn)放的參數(shù)是進(jìn)行電子系統(tǒng)設(shè)計(jì)的基本前提。為了方便用戶準(zhǔn)確掌握手中運(yùn)放的各項(xiàng)參數(shù),本文提供了一種采用可編程DDS芯片和MCU的測(cè)量系統(tǒng),可自動(dòng)測(cè)量集成運(yùn)放的5項(xiàng)基本參數(shù),以小液晶屏顯示測(cè)量結(jié)果,并可根據(jù)需要打印測(cè)量的結(jié)果,與現(xiàn)有的BJ3195等昂貴測(cè)試儀相比,該測(cè)量系統(tǒng)功能精簡(jiǎn)、操作智能化、人機(jī)接口友好。
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DDS MCU 運(yùn)算放大器嵌入式

基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)

直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過控制頻率、相位增量的步長(zhǎng)，產(chǎn)生各種不同頻率的信號(hào)。他具有一系列的優(yōu)點(diǎn)；較高的頻率分辨率；可以實(shí)現(xiàn)快速的頻率切換；在頻率改變時(shí)能夠保持相位的連續(xù)；很容易實(shí)現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制等。目前可采用專用芯片或可編程邏輯芯片實(shí)現(xiàn)DDS[1]，專用的DDS芯片產(chǎn)生的信號(hào)波形、功能和控制方式固定，常不能滿足具體需要[2]?？删幊踢壿嬈骷哂衅骷?guī)模大、工作速度快及可編程的硬件特點(diǎn)，并且開發(fā)周期短，易于升級(jí)，因?yàn)榉浅＿m合用于實(shí)現(xiàn)DDS。　　1 DDS的
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP Builder DDS FPGA 嵌入式

基于軟件無線電的可調(diào)中頻調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：本文以DDS（直接數(shù)字頻率合成）理論為基礎(chǔ)，采用Altera公司推出的DSP Builder軟件工具，介紹了一種基于軟件無線電的可調(diào)中頻調(diào)制器的設(shè)計(jì)方法，使其在硬件平臺(tái)上通過撥碼開關(guān)控制實(shí)現(xiàn)FSK、PSK、ASK三種調(diào)制方式。文中討論了調(diào)制的一般理論，并將推導(dǎo)出的相關(guān)理論結(jié)果運(yùn)用到仿真調(diào)試中，最后在FPGA芯片上驗(yàn)證了調(diào)制器的系統(tǒng)功能。關(guān)鍵詞：直接數(shù)字合成；軟件無線電；調(diào)制；DSP Builder 1.引言：　　軟件無線電（software defined radio）是無線電系統(tǒng)從模擬到
關(guān)鍵字：通訊無線網(wǎng)絡(luò) 直接數(shù)字合成軟件無線電調(diào)制無線通信

AD9959簡(jiǎn)化測(cè)控通信系統(tǒng)中多路DDS之間信號(hào)同步設(shè)計(jì)

摘要：給出一種利用AD9959多通道DDS同步特性，簡(jiǎn)化測(cè)控通信系統(tǒng)中多路DDS同步設(shè)計(jì)的方案，與原有方案相比具有控制方式靈活、外圍元件少，性能優(yōu)良等優(yōu)點(diǎn)。關(guān)鍵詞： DDS；同步；AD9959；測(cè)控通信引言近年來，為了提高信息傳輸速率，增強(qiáng)通信抗干擾能力，飛行器測(cè)控通信系統(tǒng)已從統(tǒng)一載波體制向擴(kuò)頻統(tǒng)一測(cè)控通信體制發(fā)展。但是，這種寬帶擴(kuò)頻測(cè)控技術(shù)的應(yīng)用使得同步設(shè)計(jì)成為系統(tǒng)實(shí)現(xiàn)的難點(diǎn)，尤其對(duì)于多頻率源系統(tǒng)，信號(hào)之間的嚴(yán)格同步更為困難。一般情況下，為了獲得多路DDS的同步，設(shè)計(jì)者往往會(huì)使
關(guān)鍵字： 0704_A AD9959 DDS 測(cè)控通信工業(yè)控制同步雜志_設(shè)計(jì)天地工業(yè)控制

基于ISA總線的多路同步DDS信號(hào)源設(shè)計(jì)

介紹了一種基于計(jì)算機(jī)ISA總線、三路同步的DDS信號(hào)源的設(shè)計(jì)。對(duì)信號(hào)源與ISA總線的接口關(guān)系以及多路DDS的同步問題進(jìn)行了討論。測(cè)試結(jié)果表明，該信號(hào)源的各路DDS具有較好的同步關(guān)系和相位噪聲指標(biāo)。
關(guān)鍵字： ISA DDS 總線多路

水下通信編碼器在TS101系統(tǒng)的擴(kuò)展實(shí)現(xiàn)*

摘要：為了產(chǎn)生用于水下點(diǎn)對(duì)點(diǎn)通信的各種信號(hào)，本文在擴(kuò)展硬件資源受限的情況下，設(shè)計(jì)并研制了一種基于DDWS實(shí)現(xiàn)的通信編碼器硬件系統(tǒng)，它能產(chǎn)生用于水下通信的連續(xù)不間斷輸出的復(fù)雜波形信號(hào)，同時(shí)實(shí)現(xiàn)數(shù)字模擬輸出，滿足通信信號(hào)的精度和穩(wěn)定性要求。關(guān)鍵詞： TS101S ; 直接數(shù)字合成 ; 水聲通信信號(hào) 引言水下通信信號(hào)的一個(gè)顯著特點(diǎn)就是信號(hào)的頻率非常低(kHz級(jí))，為了提高信息的傳輸速率，必須充分利用信號(hào)有限的頻帶，所以不得不選一些復(fù)雜信號(hào)；另外水下通信的背景比較復(fù)雜，因此，欲在水下建立穩(wěn)
關(guān)鍵字： 0702_A TS101S 水聲通信信號(hào) 消費(fèi)電子雜志_設(shè)計(jì)天地直接數(shù)字合成消費(fèi)電子

基于FPGA動(dòng)態(tài)信號(hào)產(chǎn)生器設(shè)計(jì)

本文研究并實(shí)現(xiàn)了基于FPGA(FieldProgrammableGateArray)的智能動(dòng)態(tài)信號(hào)源，采用了DDS(DirectDigitalSynt...
關(guān)鍵字： DDS 頻譜諧波正弦

新型雙環(huán)900MHz、1800MHz頻段數(shù)字調(diào)諧系統(tǒng)

王仁發(fā),林秩盛,陸南昌,熊燕(中山大學(xué) 電子與通信工程系, 廣州 510275) 　　摘　要：研究了DDS+雙PLL構(gòu)成的新型數(shù)字調(diào)諧系統(tǒng):A環(huán)產(chǎn)生DDS所需的時(shí)鐘信號(hào),B環(huán)產(chǎn)生高頻輸出。B環(huán)使調(diào)諧器輸出頻率f0作較大變化,A環(huán)和DDS使f0作小變動(dòng)。該系統(tǒng)工作頻率為850MHz~925MHz和1700MHz~1850MHz,頻率分辨率可達(dá)25kHz。在單片微機(jī)控制下,可實(shí)現(xiàn)跳頻。　　關(guān)鍵詞：數(shù)字調(diào)諧系統(tǒng) DDS PLL 跳頻　　數(shù)字調(diào)諧系統(tǒng)是現(xiàn)代收發(fā)信機(jī)的核心,其性能直接影響通信質(zhì)
關(guān)鍵字： DDS PLL 數(shù)字調(diào)諧系統(tǒng) 跳頻

基于DDS技術(shù)的聲納信號(hào)模擬器

本文提出并實(shí)現(xiàn)了采用DDS技術(shù)的新型聲納信號(hào)模擬器。
關(guān)鍵字： DDS 聲納信號(hào)模擬器

基于CPLD控制的DDS數(shù)字頻率合成器設(shè)計(jì)

ＤＤＳ是直接數(shù)字合成（ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｓ）技術(shù)的簡(jiǎn)稱，是近年來隨著數(shù)字集成電路和計(jì)算機(jī)的迅猛發(fā)展而出現(xiàn)的一種新的頻率合成技術(shù)。該技術(shù)從相位概念出發(fā)來對(duì)頻率進(jìn)行合成。它采用數(shù)字取樣技術(shù),將參考信號(hào)的頻率、相位、幅度等參數(shù)轉(zhuǎn)變成一組取樣函數(shù)，然后直接運(yùn)算出所需要的頻率信號(hào)。由于是全數(shù)字結(jié)構(gòu)，其輸出信號(hào)中含有大量雜散譜線。另外，其超寬頻帶信號(hào)也將遇到諧波電平高，從而難以抑制諧波等問題。這些問題嚴(yán)重影響了ＤＤＳ輸出信號(hào)的頻譜純度，也成為限制其應(yīng)用的主要因素。本文提出了一種解決此問題的
關(guān)鍵字：ＤＤＳ單片機(jī) 嵌入式系統(tǒng) 直接數(shù)字合成

基于FPGA的DDS調(diào)頻信號(hào)的研究與實(shí)現(xiàn)

1 引言直接數(shù)字頻率合成器（DDS）技術(shù)，具有頻率切換速度快，很容易提高頻率分辨率、對(duì)硬件要求低、可編程全數(shù)字化便于單片集成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點(diǎn)。目前各大芯片制造廠商都相繼推出采用先進(jìn)CMOS工藝生產(chǎn)的高性能和多功能的DDS芯片，專用DDS芯片采用了特定工藝，內(nèi)部數(shù)字信號(hào)抖動(dòng)很小，輸出信號(hào)的質(zhì)量高。然而在某些場(chǎng)合，由于專用的DDS芯片的控制方式是固定的，故在工作方式、頻率控制等方面與系統(tǒng)的要求差距很大，這時(shí)如果用高性能的FPGA器件設(shè)計(jì)符合自己需要的DDS電路就是一個(gè)很好的解
關(guān)鍵字： DDS FPGA 單片機(jī) 調(diào)頻信號(hào) 嵌入式系統(tǒng)