直接數(shù)字頻率合成(dds) 文章 進(jìn)入直接數(shù)字頻率合成(dds)技術(shù)社區(qū)
基于STM32的雙路信號源及配置平臺設(shè)計(jì)
- 隨著在雷達(dá)探測、儀表測量、化學(xué)分析等領(lǐng)域研究的不斷深入，不僅要求定性的完成目標(biāo)檢測，更加需要往高精度、高分辨率成像的方向發(fā)展。一方面，產(chǎn)生頻率、 幅度靈活可控，尤其是低相位噪聲、低雜散的頻率源對許多儀器設(shè)備起著關(guān)鍵作用。另一方面，電子元器件實(shí)際性能參數(shù)并非理想以及來存在自外部內(nèi)部的干擾，大 量的誤差因素會嚴(yán)重影響系統(tǒng)的準(zhǔn)確性。雙路參數(shù)可調(diào)的信號源可有效地對系統(tǒng)誤差、信號通道間不平衡進(jìn)行較調(diào)，并且可以產(chǎn)生嚴(yán)格正交或相關(guān)的信號，這在弱信 號檢測中發(fā)揮重要作用。為此本文采用雙通道DDS方法，以STM32為控
- 關(guān)鍵字： STM32 DDS
FPGA和DDS在信號源中的應(yīng)用
- 1引言 DDS同DSP(數(shù)字信號處理)一樣，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器(DirectDigitalSynthesizer)的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)，廣泛使用在電信與電子儀器領(lǐng)域，是實(shí)現(xiàn)設(shè)備全數(shù)字化的一個(gè)關(guān)鍵技術(shù)。在各行各業(yè)的測試應(yīng)用中，信號源扮演著極為重要的作用。但信號源具有許多不同的類型，不同類型的信號源在功能和特性上各不相同，分別適用于許多不同的應(yīng)用。目前，最常見的信號源類型包括任意波形發(fā)生器，函數(shù)發(fā)
- 關(guān)鍵字： FPGA DDS
基于AD9858寬帶雷達(dá)信號源的設(shè)計(jì)及應(yīng)用
- 現(xiàn)代雷達(dá)面臨著綜合性電子干擾、反輻射導(dǎo)彈、低空和超低空突防以及目標(biāo)隱身技術(shù)的等4大威脅，這就要求現(xiàn)代雷達(dá)具有反地物、抗積極和消極干擾、反隱身和自身生存的能力，其信號具有頻率捷變、波形參數(shù)捷變以及自適應(yīng)跳頻的能力。因此對雷達(dá)信號產(chǎn)生器提出了越來越高的要求，要求具有寬頻帶、高精度、高穩(wěn)定以及快速跳變的能力。隨著現(xiàn)代電子技術(shù)的發(fā)展，高性能直接數(shù)字合成DDS(Direct DigitalSynthesis)技術(shù)、數(shù)字信號處理DSP(Digital Signal Processing)技術(shù)及大規(guī)模可編程邏輯器件
- 關(guān)鍵字： AD9858 DDS
基于DDS跳頻信號源的設(shè)計(jì)與實(shí)現(xiàn)
- 0 引言 跳頻通信具有較強(qiáng)的抗干擾、抗多徑衰落、抗截獲等能力，已廣泛應(yīng)用于軍事、交通、商業(yè)等各個(gè)領(lǐng)域。頻率合成器是跳頻系統(tǒng)的心臟，直接影響到跳頻信號的穩(wěn)定性和產(chǎn)生頻率的準(zhǔn)確度。目前頻率合成主要有三種方法：直接模擬合成法、鎖相環(huán)合成法和直接數(shù)字合成法(DDS)。直接模擬合成法利用倍頻(乘法)、分頻(除法)、混頻(加法與減法)及濾波，從單一或幾個(gè)參考頻率中產(chǎn)生多個(gè)所需的頻率。該方法頻率轉(zhuǎn)換時(shí)間快(小于100ns)，但是體積大、功耗高，目前已基本不用。鎖相環(huán)合成法通過鎖相環(huán)完成頻率的加、減、乘、除運(yùn)算
- 關(guān)鍵字： DDS FPGA
DSP和DDS的三維感應(yīng)測井高頻信號源實(shí)現(xiàn)
- 高頻信號源設(shè)計(jì)是三維感應(yīng)測井的重要組成部分。三維感應(yīng)測井的原理是利用激勵(lì)信號源通過三個(gè)正交的發(fā)射線圈向外發(fā)射高頻信號，再通過多組三個(gè)正交的接收線圈，得到多組磁場分量，從而準(zhǔn)確測量地層各向異性電阻率。在測井過程中，要求信號源的頻率為高頻，并且要求信號的頻率有很高的穩(wěn)定性。 產(chǎn)生信號的方法很多，可以采用函數(shù)發(fā)生器外接分立元件來實(shí)現(xiàn)，通過調(diào)節(jié)外接電容或電阻來設(shè)置輸出信號頻率。但輸出信號受外部分立器件參數(shù)影響很大，且輸出信號頻率不能太高，同時(shí)無法實(shí)現(xiàn)頻率步進(jìn)調(diào)節(jié)。另外，采用FPGA可實(shí)現(xiàn)信號發(fā)生器的設(shè)計(jì)
- 關(guān)鍵字： DSP DDS
基于DDS IP核及Nios II的可重構(gòu)信號源設(shè)計(jì)
- SOPC(System on a Programmable Chip，片上可編程系統(tǒng))是Altera公司提出的一種靈活、高效的SOC解決方案。它將處理器、存儲器、I/O接口、LVDS、CDR等系統(tǒng)設(shè)計(jì)需要的功能模塊集成到一個(gè)可編程邏輯器件上，構(gòu)建一個(gè)可編程的片上系統(tǒng)。它具有靈活的設(shè)計(jì)方式，軟硬件可裁減、可擴(kuò)充、可升級，并具備軟硬件在系統(tǒng)可編程的功能。SOPC的核心器件FPGA已經(jīng)發(fā)展成一種實(shí)用技術(shù)，讓系統(tǒng)設(shè)計(jì)者把開發(fā)新產(chǎn)品的時(shí)間和風(fēng)險(xiǎn)降到最小。最重要的是，具有現(xiàn)場可編程性的FPGA延長了產(chǎn)品在市場的存
- 關(guān)鍵字： SOPC DDS Nios II Altera
三相SPWM波形發(fā)生器的設(shè)計(jì)與仿真
- 本文提出了一種采用VHDL硬件描述語言設(shè)計(jì)新型三相正弦脈寬調(diào)制（SPWM）波形發(fā)生器的方法。該方法以直接數(shù)字頻率合成技術(shù)(DDS)為核心產(chǎn)生三相SPWM信號。并且利用VHDL設(shè)計(jì)了死區(qū)時(shí)間可調(diào)的死區(qū)時(shí)間控制器，解決了傳統(tǒng)的模塊電路等待方法很難產(chǎn)生帶精確死區(qū)時(shí)間控制的SPWM信號的問題。該方法在Quartus II 9.1環(huán)境平臺下進(jìn)行了仿真驗(yàn)證，并將設(shè)計(jì)程序下載到DE2-70實(shí)驗(yàn)板進(jìn)行實(shí)驗(yàn)測試，用示波器測試得到了死區(qū)時(shí)間可控制的SPWM波形。
- 關(guān)鍵字： VHDL SPWM DDS 死區(qū)時(shí)間 FPGA 201505
基于FPGA和虛擬儀器的DDS信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)
- 信號發(fā)生器是一種常用的信號源，廣泛應(yīng)用于通信、測量、科研等現(xiàn)代電子技術(shù)領(lǐng)域。信號發(fā)生器的核心技術(shù)是頻率合成技術(shù)，主要方法有：直接模擬頻率合成、鎖相環(huán)頻率合成(PLL)、直接數(shù)字合成技術(shù)(DDS)。DDS 是開環(huán)系統(tǒng)，無反饋環(huán)節(jié)，輸出響應(yīng)速度快，頻率穩(wěn)定度高。因此直接數(shù)字頻率合成技術(shù)是目前頻率合成的主要技術(shù)之一。文中的主要內(nèi)容是采用FPGA 結(jié)合虛擬儀器技術(shù)，進(jìn)行DDS 信號發(fā)生器的開發(fā)[1-2]。 1 DDS 工作原理 圖1 是DDS 基本結(jié)構(gòu)框圖。以正弦波信號發(fā)生器為例，利用DDS 技術(shù)
- 關(guān)鍵字： FPGA DDS
石英晶體測試系統(tǒng)中DDS信號源設(shè)計(jì)
- 針對π網(wǎng)絡(luò)石英晶體參數(shù)測試系統(tǒng)，采用以STM32F103ZET6型ARM為MCU控制DDS產(chǎn)生激勵(lì)信號。該測試系統(tǒng)相對于傳統(tǒng)的PC機(jī)測試系統(tǒng)具有設(shè)備簡單、操作方便，較之普通單片機(jī)測試系統(tǒng)又具有資源豐富、運(yùn)算速度更快等優(yōu)點(diǎn)。AD9852型DDS在ARM控制下能產(chǎn)生0～100 MHz掃頻信號，經(jīng)試驗(yàn)數(shù)據(jù)分析得到信號精度達(dá)到0.5×10-6，基本滿足設(shè)計(jì)要求。該系統(tǒng)將以其小巧、快速、操作方便、等優(yōu)點(diǎn)被廣泛采用。 產(chǎn)生正弦激勵(lì)信號一般可以通過振蕩電路或直接數(shù)字頻率合成器(Direct
- 關(guān)鍵字： 石英晶體 DDS
基于DDS技術(shù)的波形發(fā)生器設(shè)計(jì)與仿真
- 1.引言 DDS頻率合成器具有頻率分辨率高，輸出頻點(diǎn)多，可達(dá)2N個(gè)頻點(diǎn)(假設(shè)DDS相位累加器的字長是N);頻率切換速度快，可達(dá)us量級;頻率切換時(shí)相位連續(xù)的優(yōu)點(diǎn)，可以輸出寬帶正交信號，其輸出相位噪聲低，對參考頻率源的相位噪聲有改善作用;可以產(chǎn)生任意波形;全數(shù)字化實(shí)現(xiàn)，便于集成，體積小，重量輕。 本文介紹了DDS的基本原理，同時(shí)針對DDS波形發(fā)生器的FPGA實(shí)現(xiàn)進(jìn)行了簡要介紹，利用SignalTapII嵌入式邏輯分析儀對正弦波、三角波、方波、鋸齒波進(jìn)行仿真驗(yàn)證。 2.DDS波形發(fā)生器的
- 關(guān)鍵字： DDS 波形發(fā)生器
基于FPGA+DDS的正弦信號發(fā)生器的設(shè)計(jì)
- 1971年，美國學(xué)者TIERNCY J、TADER C M和GOLD B在《A Digital Frequeney Synthesizer》一文中提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理，稱之為直接數(shù)字頻率合成器DDS(Direct Digitial Frequency Synthesis)[1].這是頻率合成技術(shù)的一次重大革命，但限于當(dāng)時(shí)微電子技術(shù)和數(shù)字信號處理技術(shù)的限制，DDS并沒有得到足夠的重視。隨著現(xiàn)代超大規(guī)模集成電路集成工藝的高速發(fā)展，數(shù)字頻率合成技術(shù)得到了質(zhì)
- 關(guān)鍵字： FPGA DDS
基于DDS技術(shù)和單片機(jī)設(shè)計(jì)的射頻信號干擾器
- 文中介紹的干擾器能夠產(chǎn)生3種干擾信號：隨機(jī)干擾、點(diǎn)頻干擾和掃頻干擾，其中點(diǎn)頻干擾和掃頻干擾是基于單片機(jī)對DDS芯片AD9852的控制產(chǎn)生，整個(gè)系統(tǒng)的控制靈活、高效。測試結(jié)果表明，系統(tǒng)能夠準(zhǔn)確產(chǎn)生所需要的干擾信號，滿足抗干擾性能測試的需要。雖然本設(shè)計(jì)產(chǎn)生的干擾信號位于406 MHz頻段，但這樣的電路結(jié)構(gòu)也可用于其它頻段(需修改VCO、PLL等電路)，例如手機(jī)通信頻段，因此本電路結(jié)構(gòu)對其它頻段的應(yīng)用同樣具有借鑒意義。 隨著電子設(shè)備的使用越來越普遍，電子設(shè)備之間的干擾問題也越來越突出，特別是通信設(shè)備的
- 關(guān)鍵字： DDS AD9852
基于DDS的短波射頻頻率源設(shè)計(jì)與實(shí)現(xiàn)
- 介紹了直接數(shù)字頻率合成(DDS)的結(jié)構(gòu)和原理，并將DDS技術(shù)應(yīng)用于短波射頻通信頻率源中。實(shí)現(xiàn)了一種基于單片機(jī)+DDS可編程低噪聲頻率源，輸出信號范圍46.5~75 MHz.實(shí)驗(yàn)結(jié)果表明，該頻率源具有頻率分辨率高、相位噪聲低等優(yōu)點(diǎn)，滿足短波射頻通信系統(tǒng)對頻率源的設(shè)計(jì)要求。 頻率源是現(xiàn)代短波射頻通信系統(tǒng)的核心，對整個(gè)系統(tǒng)的正常運(yùn)行起著決定性的作用。作為射頻電路與系統(tǒng)的核心設(shè)備，頻率源的好壞關(guān)系著整個(gè)系統(tǒng)的穩(wěn)定性?，F(xiàn)在的頻率合成技術(shù)正朝著雜散和相位噪聲更低的方向發(fā)展，同時(shí)還要求有更寬的頻帶和更高的頻率
- 關(guān)鍵字： DDS 射頻
基于AD9854和FPGA的頻率特性測試儀
- 摘要：基于零中頻正交解調(diào)原理的頻率特性測試儀，用于檢測被測網(wǎng)絡(luò)的幅頻特性和相頻特性。系統(tǒng)采用集成數(shù)字直接頻率合成器AD9854產(chǎn)生雙路恒幅正交余弦信號，作為掃頻信號源，以FPGA為控制核心和運(yùn)算平臺，結(jié)合濾波器、放大器、混頻器及ADC電路，實(shí)現(xiàn)對雙端口網(wǎng)絡(luò)在1-40MHz頻率范圍內(nèi)頻率特性的點(diǎn)頻和掃頻測量，并在LCD屏上實(shí)時(shí)顯示相頻特性曲線和幅頻特性曲線。 引言 AD9854數(shù)字合成器是高度集成的器件，它采用先進(jìn)的DDS技術(shù)，片內(nèi)整合了兩路高速、高性能正交D/A轉(zhuǎn)換器，在高穩(wěn)定度時(shí)鐘的驅(qū)動
- 關(guān)鍵字： AD9854 FPGA 濾波器 DDS ADC 201504
多模多制式調(diào)制信號發(fā)生技術(shù)
- 摘要：隨著通信行業(yè)以及數(shù)字技術(shù)的不斷發(fā)展，市場上經(jīng)常需要多模通信信號或多制式數(shù)字調(diào)制信號發(fā)生器，本文介紹了采用軟件無線電思想，基于“DDR2+FPGA+DAC+DDS+寬帶調(diào)制器”的硬件結(jié)構(gòu)的信號發(fā)生裝置，實(shí)現(xiàn)了TD-SCDMA、WCDMA、TD-LTE、FDD-LTE等多模信號以及BPSK、QPSK、OQPSK、DQPSK、8PSK、16QAM、32QAM、64QAM、2FSK、4FSK、GMSK等數(shù)字調(diào)制信號的發(fā)生，能很好滿足現(xiàn)代信號模擬的實(shí)際需求。 1 引言
- 關(guān)鍵字： 多模 調(diào)制信號 FPGA DDS FIR濾波器 201504
直接數(shù)字頻率合成(dds)介紹
您好，目前還沒有人創(chuàng)建詞條直接數(shù)字頻率合成(dds)!
歡迎您創(chuàng)建該詞條，闡述對直接數(shù)字頻率合成(dds)的理解，并與今后在此搜索直接數(shù)字頻率合成(dds)的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對直接數(shù)字頻率合成(dds)的理解，并與今后在此搜索直接數(shù)字頻率合成(dds)的朋友們分享。 創(chuàng)建詞條
直接數(shù)字頻率合成(dds)電路
直接數(shù)字頻率合成(dds)相關(guān)帖子
直接數(shù)字頻率合成(dds)資料下載
直接數(shù)字頻率合成(dds)專欄文章
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473