<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> 硬件電路

          基于單片機(jī)的硬件電路設(shè)計(jì)原理和工程應(yīng)用方案

          • 智能型電纜測(cè)試系統(tǒng)采用單片機(jī)和工控機(jī)相結(jié)合的方案實(shí)現(xiàn)了1 536個(gè)測(cè)試點(diǎn)之問(wèn)導(dǎo)通和絕緣關(guān)系的測(cè)試。詳細(xì)說(shuō)明了基于單片機(jī)的硬件電路設(shè)計(jì)原理和工程應(yīng)用方案。經(jīng)實(shí)際測(cè)試,電纜測(cè)試系統(tǒng)達(dá)到了設(shè)計(jì)要求,大幅度提高了洲
          • 關(guān)鍵字: 單片機(jī)  硬件電路  設(shè)計(jì)原理  工程    

          SD卡接口設(shè)計(jì)[附硬件電路和程序]

          • 1SD卡標(biāo)準(zhǔn)SD卡標(biāo)準(zhǔn)是SD卡協(xié)會(huì)針對(duì)可移動(dòng)存儲(chǔ)設(shè)備設(shè)計(jì)專利并授權(quán)的一種標(biāo)準(zhǔn),主要用于制定卡的外形...
          • 關(guān)鍵字: SD卡  接口  硬件電路  程序  

          硬件電路測(cè)量中的陷阱分析

          • 在平時(shí)測(cè)試硬件電路的時(shí)候,經(jīng)常會(huì)遇到一些容易忽視又不容易覺(jué)察的問(wèn)題,但是我們又必須正視這些問(wèn)題的存在,并想方設(shè)法減弱或者消除這些問(wèn)題,這里稱之為硬件電路測(cè)量中的陷阱。  測(cè)試儀器和儀表的負(fù)載效應(yīng)和濾波
          • 關(guān)鍵字: 硬件電路  測(cè)量  分析    

          AVR基本硬件電路的設(shè)計(jì)與分析

          • 基本的AVR硬件線路,包括幾部分: 復(fù)位線路,晶振線路,AD轉(zhuǎn)換濾波線路,ISP下載接口,JTAG仿真接口,電源電路?!?...
          • 關(guān)鍵字: AVR  硬件電路  

          基于FPGA的PCB測(cè)試機(jī)硬件電路設(shè)計(jì)

          • 引言   PCB 光板測(cè)試機(jī)基本的測(cè)試原理是歐姆定律,其測(cè)試方法是將待測(cè)試點(diǎn)間加一定的測(cè)試電壓,用譯碼電路選中PCB 板上待測(cè)試的兩點(diǎn),獲得兩點(diǎn)間電阻值對(duì)應(yīng)的電壓信號(hào),通過(guò)電壓比較電路,測(cè)試出兩點(diǎn)間的電阻或通斷情況。 重復(fù)以上步驟多次,即可實(shí)現(xiàn)對(duì)整個(gè)電路板的測(cè)試。   由于被測(cè)試的點(diǎn)數(shù)比較多, 一般測(cè)試機(jī)都在2048點(diǎn)以上,測(cè)試控制電路比較復(fù)雜,測(cè)試點(diǎn)的查找方法以及切換方法直接影響測(cè)試機(jī)的測(cè)試速度,本文研究了基于FPGA的硬件控制系統(tǒng)設(shè)計(jì)。   硬件控制系統(tǒng)   測(cè)試過(guò)程是在上位計(jì)算機(jī)的控制下,控
          • 關(guān)鍵字: FPGA  PCB  測(cè)試機(jī)  硬件電路  

          基于FPGA的PCB測(cè)試機(jī)硬件電路設(shè)計(jì)

          •   引言   PCB 光板測(cè)試機(jī)基本的測(cè)試原理是歐姆定律,其測(cè)試方法是將待測(cè)試點(diǎn)間加一定的測(cè)試電壓,用譯碼電路選中PCB 板上待測(cè)試的兩點(diǎn),獲得兩點(diǎn)間電阻值對(duì)應(yīng)的電壓信號(hào),通過(guò)電壓比較電路,測(cè)試出兩點(diǎn)間的電阻或通斷情況。 重復(fù)以上步驟多次,即可實(shí)現(xiàn)對(duì)整個(gè)電路板的測(cè)試。   由于被測(cè)試的點(diǎn)數(shù)比較多, 一般測(cè)試機(jī)都在2048點(diǎn)以上,測(cè)試控制電路比較復(fù)雜,測(cè)試點(diǎn)的查找方法以及切換方法直接影響測(cè)試機(jī)的測(cè)試速度,本文研究了基于FPGA的硬件控制系統(tǒng)設(shè)計(jì)。   硬件控制系統(tǒng)   測(cè)試過(guò)程是在上位計(jì)算機(jī)的控制下
          • 關(guān)鍵字: FPGA  PCB  硬件電路  測(cè)試機(jī)  

          千兆高速采集系統(tǒng)的硬件電路設(shè)計(jì)

          •   1 ADC08D1000的結(jié)構(gòu)   ADC08D1000是NS(National Semiconductor,國(guó)家半導(dǎo)體)公司于2005年推出的雙通道低功耗的高速8位A/D轉(zhuǎn)換器,其最高單通道采樣頻率達(dá)l.3 GHz,全功率帶寬(FPBW)為1.7 GHz,在500 MHz標(biāo)準(zhǔn)信號(hào)輸入的情況下可以獲得7.4位的有效采樣位數(shù)。整個(gè)A/D轉(zhuǎn)換器用單電源1.9V供電,內(nèi)帶高質(zhì)量參考源和高性能采樣保持電路,每個(gè)通道均為差分輸入,采樣范圍可選為650 mV或870 mV(峰一峰值)。在高速數(shù)/模轉(zhuǎn)換系統(tǒng)中,有
          • 關(guān)鍵字: 硬件電路  NS  A/D轉(zhuǎn)換器  FPGA  LVDS  
          共23條 2/2 « 1 2
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();