秒表計數(shù)器 文章 進(jìn)入秒表計數(shù)器技術(shù)社區(qū)

實(shí)驗18：秒表計數(shù)器

• 實(shí)驗?zāi)康模?）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實(shí)驗理解和掌握計數(shù)器原理；（3）掌握用Verilog HDL數(shù)據(jù)流和行為級描述寄存器單元的方法。實(shí)驗任務(wù)設(shè)計簡單秒表(60進(jìn)制），并要求帶啟動、復(fù)位、暫停功能。實(shí)驗原理如下所示，秒表（60進(jìn)制）即顯示從00到59循環(huán)跳轉(zhuǎn)計數(shù)。并且通過開關(guān)設(shè)置，達(dá)到復(fù)位至00，任意時刻暫停和啟動的功能。我們通過將開發(fā)板的12M晶振分頻（參考分頻程序）出1Hz的計時頻率，實(shí)現(xiàn)秒鐘的效果。將clk_1s的上升沿作為觸發(fā)信號計時。通過
• 關(guān)鍵字： 秒表計數(shù)器  FPGA  Lattice Diamond  Verilog HDL