設(shè)計(jì)時(shí)序 文章 進(jìn)入設(shè)計(jì)時(shí)序技術(shù)社區(qū)

手把手課堂:Xilinx FPGA設(shè)計(jì)時(shí)序約束指南

• 　　作為賽靈思用戶論壇的定期訪客，我注意到新用戶往往對(duì)時(shí)序收斂以及如何使用時(shí)序約束來(lái)達(dá)到時(shí)序收斂感到困惑。為幫助 FPGA設(shè)計(jì)新手實(shí)現(xiàn)時(shí)序收斂，讓我們來(lái)深入了解時(shí)序約束以及如何利用時(shí)序約束實(shí)現(xiàn)FPGA 設(shè)計(jì)的最優(yōu)結(jié)果。 　　何為時(shí)序約束？ 　　為保證設(shè)計(jì)的成功，設(shè)計(jì)人員必須確保設(shè)計(jì)能在特定時(shí)限內(nèi)完成指定任務(wù)。要實(shí)現(xiàn)這個(gè)目的，我們可將時(shí)序約束應(yīng)用于連線中——從某 FPGA 元件到 FPGA 內(nèi)部或 FPGA 所在 PCB 上后續(xù)元件輸入的一條或多條路徑。 　　在 FPGA 設(shè)計(jì)
• 關(guān)鍵字： Xilinx  FPGA  設(shè)計(jì)時(shí)序