語法結(jié)構(gòu) 文章 進入語法結(jié)構(gòu)技術(shù)社區(qū)
Verilog HDL基礎(chǔ)知識6之語法結(jié)構(gòu)
- 雖然 Verilog 硬件描述語言有很完整的語法結(jié)構(gòu)和系統(tǒng),這些語法結(jié)構(gòu)的應(yīng)用給設(shè)計描述帶來很多方便。但是 Verilog是描述硬件電路的,它是建立在硬件電路的基礎(chǔ)上的。有些語法結(jié)構(gòu)是不能與實際硬件電路對應(yīng)起來的,比如 for 循環(huán),它是不能映射成實際的硬件電路的,因此,Verilog 硬件描述語言分為可綜合和不可綜合語言。下面我們就來簡單的介紹一下可綜合與不可綜合。(1) 所謂可綜合,就是我們編寫的Verilog代碼能夠被綜合器轉(zhuǎn)化為相應(yīng)的電路結(jié)構(gòu)。因此,我們常用可綜合語句來描述數(shù)字硬件電路。(2) 所
- 關(guān)鍵字: FPGA verilog HDL 語法結(jié)構(gòu)
共1條 1/1 1 |
語法結(jié)構(gòu)介紹
您好,目前還沒有人創(chuàng)建詞條語法結(jié)構(gòu)!
歡迎您創(chuàng)建該詞條,闡述對語法結(jié)構(gòu)的理解,并與今后在此搜索語法結(jié)構(gòu)的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對語法結(jié)構(gòu)的理解,并與今后在此搜索語法結(jié)構(gòu)的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473