<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結合超寬帶測距和雷達功能以實現高級IoT應用來這里瞧瞧NXP技術培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> 輸入寄存器結構

輸入寄存器結構文章進入輸入寄存器結構技術社區(qū)

DDS邏輯優(yōu)化設計及Verilog實現

摘要：本文主要介紹了在DDS系統中，為了提高芯片運算速度，加大輸出帶寬，減小芯片規(guī)模從而提高可靠性和頻譜純度而采用的優(yōu)化方法及其VerilogHDL實現。關鍵詞：流水線；輸入寄存器結構；加法器最低位修正；壓縮存儲查找表概述由于DDS頻率合成方法具有低頻率轉換時間、低失真輸出波形、高分辨率、高頻譜純度、可編程和寬頻率輸出范圍等優(yōu)良性能，在現代頻率合成領域中具有越來越重要的地位。在許多應用領域中，如通信、導航、雷達和電子對抗等， DDS頻率源都是主流的關鍵部件。 D
關鍵字：加法器最低位修正流水線輸入寄存器結構壓縮存儲查找表

共1條 1/1 1

輸入寄存器結構介紹

您好，目前還沒有人創(chuàng)建詞條輸入寄存器結構!
歡迎您創(chuàng)建該詞條，闡述對輸入寄存器結構的理解，并與今后在此搜索輸入寄存器結構的朋友們分享。創(chuàng)建詞條

熱門主題

樹莓派 linux

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社版權所有北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();