遞歸結(jié)構(gòu) 文章 進(jìn)入遞歸結(jié)構(gòu)技術(shù)社區(qū)

基 2 FFT 算法的模塊化硬件實(shí)現(xiàn)與比較

• 隨著快速傅里葉變化(FFT)在信號(hào)處理應(yīng)用領(lǐng)域的廣泛應(yīng)用，不同場合對硬件實(shí)現(xiàn)的 FFT 算法結(jié)構(gòu)提出了多樣化的要求，針對這種需求在硬件編程設(shè)計(jì)中將 FFT 分割成模塊化的三部分：數(shù)據(jù)存儲(chǔ)重排模塊、旋轉(zhuǎn)因子調(diào)用模塊、蝶形運(yùn)算模塊。通過時(shí)序調(diào)用可組成不同結(jié)構(gòu)的 FFT 處理器，實(shí)現(xiàn)流水結(jié)構(gòu)與遞歸結(jié)構(gòu)兩種方案，分別側(cè)重于處理速度與資源占用量兩方面的優(yōu)勢。在FPGA硬件設(shè)計(jì)中使用 Verilog 語言完成代碼編程，實(shí)現(xiàn)了兩種結(jié)構(gòu)的 512 點(diǎn)基 2 算法的快速傅里葉變換，使用 Modelsim 完成功能仿真。與
• 關(guān)鍵字： FFT  硬件實(shí)現(xiàn)  基 2 算法  模塊化設(shè)計(jì)  流水線結(jié)構(gòu)  遞歸結(jié)構(gòu)  201902