通態(tài)漏源電阻 文章 進(jìn)入通態(tài)漏源電阻技術(shù)社區(qū)

了解 MOSFET 通態(tài)漏源電阻

• 分立 MOSFET 數(shù)據(jù)表中重要的規(guī)格之一是漏源通態(tài)電阻，縮寫為 R DS (on)。這個 R DS (on)想法看起來非常簡單：當(dāng) FET 處于截止?fàn)顟B(tài)時，源極和漏極之間的電阻非常高，以至于我們假設(shè)電流為零。當(dāng) FET 的柵源電壓 (V GS ) 超過閾值電壓 (V TH ) 時，它處于“導(dǎo)通狀態(tài)”，漏極和源極通過電阻等于 R DS(on) 的溝道連接。然而，如果您熟悉 MOSFET 的實際電氣行為，您應(yīng)該很容易認(rèn)識到該模型與事實不符。首先，F(xiàn)ET 并不真正具有“導(dǎo)通狀態(tài)”。當(dāng)未處于截止?fàn)顟B(tài)時（我們在此
• 關(guān)鍵字： MOSFET  通態(tài)漏源電阻