<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> 邏輯設(shè)計(jì)

          繼電器型搶答器的邏輯設(shè)計(jì)

          • 本文以四人繼電器型搶答器為例,介紹其邏輯設(shè)計(jì)方法。該型搶答器的特點(diǎn)是:強(qiáng)抗干擾、工作可靠、結(jié)構(gòu)簡(jiǎn)單、維護(hù)方便和成本低廉。經(jīng)使用證明,效果良好。
          • 關(guān)鍵字: 繼電器  搶答器  邏輯設(shè)計(jì)  201704  

          淺淡邏輯設(shè)計(jì)的學(xué)習(xí)(三)

          •   入門   結(jié)合一兩個(gè)小項(xiàng)目把上面所說的事情都做好后,差不多就可以進(jìn)入入門的階段了(要求稍微嚴(yán)格了一點(diǎn)點(diǎn),呵呵)。   入門階段要學(xué)的有:設(shè)計(jì)時(shí)序;理解約束的原理及如何加約束。   先談?wù)勗O(shè)計(jì)時(shí)序。   設(shè)計(jì)時(shí)序是進(jìn)行邏輯設(shè)計(jì)的基本要求:時(shí)序是設(shè)計(jì)出來的,不是仿出來的,更不是湊出來的。   很多人在做邏輯設(shè)計(jì)時(shí)喜歡一上來就狂寫代碼,寫到一半后發(fā)現(xiàn)信號(hào)間的時(shí)序出問題了,只好推倒重來;好不容易反復(fù)了幾次之后,通過仿真軟件看了下,差不多要對(duì)了,于是再湊一下時(shí)序,竟然對(duì)了!但這個(gè)做法除了設(shè)計(jì)周期長(zhǎng)外,
          • 關(guān)鍵字: 邏輯設(shè)計(jì)  時(shí)序  約束  

          淺淡邏輯設(shè)計(jì)的學(xué)習(xí)(二)

          •   入門前   剛才開始接觸邏輯設(shè)計(jì)很多人會(huì)覺得很簡(jiǎn)單:因?yàn)関erilog的語(yǔ)法不多,半天就可以把書看完了。但是很快許多人就發(fā)現(xiàn)這個(gè)想法是錯(cuò)誤的,他們經(jīng)常埋怨綜合器怎么和自己的想法差別這么大:它竟然連用for循環(huán)寫的一個(gè)計(jì)數(shù)器都不認(rèn)識(shí)!   相信上一段的經(jīng)歷大部分人都曾有,原因是做邏輯設(shè)計(jì)的思維和做軟件的很不相同,我們需要從電路的角度去考慮問題。   在這個(gè)過程中首先要明白的是軟件設(shè)計(jì)和邏輯設(shè)計(jì)的不同,并理解什么是硬件意識(shí)。   軟件代碼的執(zhí)行是一個(gè)順序的過程,編繹以后的機(jī)器碼放在存儲(chǔ)器里,等著C
          • 關(guān)鍵字: 邏輯設(shè)計(jì)  verilog  D觸發(fā)器  

          淺淡邏輯設(shè)計(jì)的學(xué)習(xí)(一)

          •   我接觸邏輯設(shè)計(jì)有三年多的時(shí)間了,說是三年,其實(shí)真正有大的提高就是在公司實(shí)習(xí)的那一年期間。在即將去公司報(bào)到之前,把一些東西寫下來,希望讓大家少走些彎路。   學(xué)習(xí)邏輯設(shè)計(jì)首先要有項(xiàng)目掛靠,如果你覺得未來一段時(shí)間你都不可能有的話,接下來的內(nèi)容你就沒有必要再看了,花的時(shí)間再多也只能學(xué)到皮毛--很多細(xì)節(jié)的問題光寫代碼是發(fā)現(xiàn)不到的。而且要真正入門,最好要多做幾個(gè)項(xiàng)目(這三年大大小小的項(xiàng)目我做有七八個(gè)),總線型的和數(shù)字信號(hào)處理型的最好都要接觸一些,因?yàn)檫@兩個(gè)方向的邏輯設(shè)計(jì)差異比較大:前者主要是控制型的,會(huì)涉及到
          • 關(guān)鍵字: 邏輯設(shè)計(jì)  IC  RTL  

          嵌入式工程師不可不知的

          •   編者按:本文從技術(shù)和就業(yè)經(jīng)驗(yàn)等角度,為即將進(jìn)入嵌入式開發(fā)的工程師們?cè)敿?xì)講述嵌入式的概念、嵌入式開發(fā)之間的異同以及應(yīng)該如何做出選擇。是一些經(jīng)驗(yàn)之談,希望對(duì)大家有所幫助。   一.工程師眼中的“嵌入式系統(tǒng)”   在工程師看來:著重理解“嵌入”的概念,主要從三個(gè)方面來理解:   1.從硬件上,將基于CPU 的外圍器件,整合到CPU 芯片內(nèi)部,比如早期基于X86體系結(jié)構(gòu)下的計(jì)算機(jī),CPU 只是有運(yùn)算器和累加器的功能,一切芯片要靠外部橋路來擴(kuò)展實(shí)現(xiàn),象串口之
          • 關(guān)鍵字: 嵌入式系統(tǒng)  邏輯設(shè)計(jì)  C 語(yǔ)言  

          單點(diǎn)溫度保護(hù)系統(tǒng)的容錯(cuò)邏輯設(shè)計(jì)

          • 為了提高溫度保護(hù)系統(tǒng)的可靠性,在溫度保護(hù)的邏輯設(shè)計(jì)中可采用容錯(cuò)設(shè)計(jì),即盡可能考慮測(cè)溫環(huán)節(jié)在運(yùn)行中容易出現(xiàn)的故障,并通過預(yù)先設(shè)置的邏輯措施來識(shí)別錯(cuò)誤的溫度信號(hào),以防保護(hù)系統(tǒng)誤動(dòng)。
          • 關(guān)鍵字: 溫度保護(hù)  容錯(cuò)  邏輯設(shè)計(jì)  系統(tǒng)    

          采用模糊邏輯設(shè)計(jì)基于DSP發(fā)動(dòng)機(jī)控制器

          • 越來越多企業(yè)開始使用變速驅(qū)動(dòng)發(fā)動(dòng)機(jī)來減少能源的消耗。這需要通過從微分(PID)控制器轉(zhuǎn)向基于模糊邏輯算法的系統(tǒng)來簡(jiǎn)化設(shè)計(jì),縮短開發(fā)時(shí)間,并消除復(fù)雜的數(shù)學(xué)公式。   但是,這對(duì)發(fā)動(dòng)機(jī)提出了新的挑戰(zhàn)。當(dāng)使用傳統(tǒng)
          • 關(guān)鍵字: DSP  模糊  邏輯設(shè)計(jì)  發(fā)動(dòng)機(jī)控制器    

          賽靈思ISE 11.1 量身打造四種工具流程

          MCS-51單片機(jī)與CPLD/FPGA接口邏輯設(shè)計(jì)

          • 在功能上,單片機(jī)與大規(guī)模CPLD有很強(qiáng)的互補(bǔ)性。單片機(jī)具有性能價(jià)格比高、功能靈活、易于人機(jī)對(duì)話、良好的數(shù)據(jù)處理能力濰點(diǎn);CPLD/FPGA則具有高速、高可靠以及開發(fā)便捷、規(guī)范等優(yōu)點(diǎn)。以此兩類器件相結(jié)合的電路結(jié)構(gòu)在許多高性能儀器儀表和電子產(chǎn)品中仍將被廣泛應(yīng)用。本文就單片機(jī)與CPLD/FPGA的接口方式作一簡(jiǎn)單介紹,希望對(duì)從事單片機(jī)和CPLD/FPGA研發(fā)的朋友能有所啟發(fā)。     單片機(jī)與CPLD/FPGA的接口方式一般有兩種,即總線方式與獨(dú)立方式,分別說明
          • 關(guān)鍵字: CPLD/FPGA  MCS-51  單片機(jī)  邏輯設(shè)計(jì)  嵌入式系統(tǒng)  

          CADENCE邏輯設(shè)計(jì)技術(shù)為亞太芯片設(shè)計(jì)商帶來競(jìng)爭(zhēng)優(yōu)勢(shì)

          賽靈思面向最新VIRTEX-5 LXT平臺(tái)推出完整的邏輯設(shè)計(jì)解決方案

          • 最新的8.2i升級(jí)了ISE,PlanAhead和Chipscope Pro設(shè)計(jì)軟件 加速設(shè)計(jì)收斂并為Virtex-5 LXT FPGA提供增強(qiáng)的生產(chǎn)力   賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))宣布面向最新Virtex™-5 LXT FPGA平臺(tái)推出完整的邏輯設(shè)計(jì)解決方案,包含升級(jí)版集成軟件環(huán)境(ISE™)設(shè)計(jì)工具。Virtex™-5&nbs
          • 關(guān)鍵字: LXT平  VIRTEX-5  單片機(jī)  解決方案  邏輯設(shè)計(jì)  嵌入式系統(tǒng)  賽靈思  

          賽靈思面向最新VIRTEX-5 LXT平臺(tái)

          • 最新的8.2i升級(jí)了ISE,PlanAhead和Chipscope Pro設(shè)計(jì)軟件加速設(shè)計(jì)收斂并為Virtex-5 LXT FPGA提供增強(qiáng)的生產(chǎn)力。  賽靈思公司今天宣布面向最新Virtex™-5 LXT FPGA平臺(tái)推出完整的邏輯設(shè)計(jì)解決方案,包含升級(jí)版集成軟件環(huán)境(ISE™)設(shè)計(jì)工具。Virtex™-5 LXT FPGA平臺(tái)是業(yè)內(nèi)第一款提供硬代碼PCI Express®
          • 關(guān)鍵字: FPGA  邏輯設(shè)計(jì)  賽靈思  
          共12條 1/1 1
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();