降低運放失調(diào)電壓影響 文章 進入降低運放失調(diào)電壓影響技術(shù)社區(qū)

一種降低失調(diào)影響的低噪聲帶隙基準(zhǔn)電路

• 　　張?哲，余先銀，張啟輝（電子科技大學(xué)?電子科學(xué)與工程學(xué)院，成都?611731）　　摘?要：基于經(jīng)典的帶隙基準(zhǔn)電路原理，通過優(yōu)化電路結(jié)構(gòu)和采用寄生NPN晶體管，提出了一種可以降低運放失調(diào)電壓和等效輸入噪聲影響的低噪聲帶隙基準(zhǔn)電路。利用運放鉗位流過晶體管的電流的比例，降低了運放失調(diào)電壓和等效輸入噪聲至帶隙輸出電壓的增益，實現(xiàn)了更穩(wěn)定的基準(zhǔn)電壓輸出。電路設(shè)計采用GSMC 0.18 μm工藝，經(jīng)過Hspice仿真驗證，在2.5 V電源電壓下，基準(zhǔn)輸出電壓為1.2 V；在（-40~125）℃溫度范圍內(nèi)，基準(zhǔn)電壓
• 關(guān)鍵字： 201910  帶隙基準(zhǔn)電壓源  降低運放失調(diào)電壓影響  低噪聲