非對稱同步fifo 文章 進入非對稱同步fifo技術社區(qū)

基于FPGA的非對稱同步FIFO設計

• 摘    要：本文在分析了非對稱同步FIFO的結(jié)構特點及其設計難點的基礎上，采用VHDL描述語言，并結(jié)合FPGA，實現(xiàn)了一種非對稱同步FIFO的設計。關鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數(shù)據(jù)緩存的電路器件，可應用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領域。然而在某些應用，例如在某數(shù)據(jù)采集和處理系統(tǒng)中，需要通過同步FIFO來連接8位A/D和16位數(shù)據(jù)總線的MCU，但是由于目前同步FIFO器件的輸入與輸
• 關鍵字： BlockRAM  DLL  FPGA  VHDL  非對稱同步FIFO  存儲器