非阻塞賦值 文章 進(jìn)入非阻塞賦值技術(shù)社區(qū)

Verilog HDL基礎(chǔ)知識(shí)4之阻塞賦值 & 非阻塞賦值

• 阻塞賦值語(yǔ)句串行塊語(yǔ)句中的阻塞賦值語(yǔ)句按順序執(zhí)行，它不會(huì)阻塞其后并行塊中語(yǔ)句的執(zhí)行。阻塞賦值語(yǔ)句使用“=”作為賦值符。  例子 阻塞賦值語(yǔ)句  reg x, y, z;  reg [15:0] reg_a, reg_b;  integer count;   // 所有行為語(yǔ)句必須放在 initial 或 always 塊內(nèi)部  initial  begin          x
• 關(guān)鍵字： FPGA  verilog HDL  阻塞賦值  非阻塞賦值