面積優(yōu)化 文章 進(jìn)入面積優(yōu)化技術(shù)社區(qū)

VHDL編碼中面積優(yōu)化探討

• 功能強(qiáng)大的EDA開(kāi)發(fā)軟件和專(zhuān)業(yè)的綜合工具的不斷發(fā)展，使應(yīng)用VHDL進(jìn)行PLD設(shè)計(jì)變得更簡(jiǎn)單、更快捷。但決不能忽視VHDL語(yǔ)言的使用。隨著所設(shè)計(jì)電路規(guī)模的增大，對(duì)有限的芯片資源的利用率問(wèn)題就顯得尤其重要。在不影響速度要求前提下，應(yīng)盡可能地進(jìn)行面積優(yōu)化。適當(dāng)?shù)剡M(jìn)行編碼是優(yōu)化設(shè)計(jì)的重要保障，對(duì)高質(zhì)量、高效率地完成VHDL是十分有意的。
• 關(guān)鍵字： VHDL  編碼  面積優(yōu)化