<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> 高電源抑制比

          一種基于40nm CMOS工藝的新型溫度補償、高電源抑制比的帶隙基準源

          • 基于TSMC40LP工藝設(shè)計了一種新穎的溫度補償、高電源抑制比的帶隙基準源。本設(shè)計采用全MOSFET設(shè)計,工作于1.1 V電源電壓,通過將MOSFET偏置在零溫度系數(shù)工作點,并結(jié)合溫度補償技術(shù)和有源衰減電路,實現(xiàn)在-40 ℃~125 ℃內(nèi)溫度變化系數(shù)為6.6 ppm/℃,低頻下電源抑制比為93 dB,高頻下電源抑制比為56 dB,與此同時,利用阻抗調(diào)試對環(huán)路穩(wěn)定性進行了補償。
          • 關(guān)鍵字: 帶隙基準  全CMOS  低電源電壓  曲率補償  高電源抑制比  零溫系數(shù)點  201804  
          共1條 1/1 1

          高電源抑制比介紹

          您好,目前還沒有人創(chuàng)建詞條高電源抑制比!
          歡迎您創(chuàng)建該詞條,闡述對高電源抑制比的理解,并與今后在此搜索高電源抑制比的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();