高速基本單元 文章 進(jìn)入高速基本單元技術(shù)社區(qū)
FPGA系統(tǒng)設(shè)計(jì)原則和技巧之：FPGA系統(tǒng)設(shè)計(jì)的3個基本原則
- 在FPGA設(shè)計(jì)領(lǐng)域，面積通常指的是FPGA的芯片資源，包括邏輯資源和I/O資源等。速度一般指的是FPGA工作的最高頻率。和DSP或者ARM芯片不同，F(xiàn)PGA設(shè)計(jì)的工作頻率不是固定的，而是和設(shè)計(jì)本身的延遲緊密相聯(lián)。
- 關(guān)鍵字： FPGA系統(tǒng)設(shè)計(jì) 高速基本單元 VerilogHDL 異步設(shè)計(jì) 同步設(shè)計(jì)
| 共1條 1/1 1 |
高速基本單元介紹
您好，目前還沒有人創(chuàng)建詞條高速基本單元!
歡迎您創(chuàng)建該詞條，闡述對高速基本單元的理解，并與今后在此搜索高速基本單元的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對高速基本單元的理解，并與今后在此搜索高速基本單元的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473