高速實(shí)時(shí)數(shù)據(jù)采集文章進(jìn)入高速實(shí)時(shí)數(shù)據(jù)采集技術(shù)社區(qū)

雙通道邏輯控制高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

設(shè)計(jì)了一種全新構(gòu)架的高性能數(shù)據(jù)采集系統(tǒng)。采用平衡式雙通道對(duì)稱(chēng)結(jié)構(gòu)，可對(duì)32路輸入信號(hào)進(jìn)行靈活控制。系統(tǒng)中采用了高速A/D轉(zhuǎn)換器、大容量的FIFO SRAM、CPLD技術(shù)和PCI數(shù)據(jù)通信接口，實(shí)現(xiàn)了實(shí)時(shí)、高速的數(shù)據(jù)采集和處理。
關(guān)鍵字：高速實(shí)時(shí)數(shù)據(jù)采集平衡式雙通道 CPLD

高速實(shí)際據(jù)采集智能控制器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：文章以嵌入式和數(shù)據(jù)采集技術(shù)為基礎(chǔ)，研究設(shè)計(jì)并實(shí)現(xiàn)了基于ARM+FPGA體系架構(gòu)面向高速實(shí)時(shí)數(shù)據(jù)采集應(yīng)用的一種實(shí)用新型智能控制器。本文闡述了主處理器ARM最小系統(tǒng)、協(xié)處理器FPGA最小系統(tǒng)和ARM與FPGA通信接口等硬
關(guān)鍵字： ARM FPGA 智能控制器高速實(shí)時(shí)數(shù)據(jù)采集

基于PCI總線(xiàn)的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)

摘要：本文介紹了一種基于PCI總線(xiàn)的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法，主要討論了高速數(shù)據(jù)采集的存儲(chǔ)與傳輸?shù)挠布鉀Q方案，以及該系統(tǒng)的控制邏輯的實(shí)現(xiàn)，最后給出了控制邏輯仿真波形。關(guān)鍵詞：PCI總線(xiàn)；CPCI總線(xiàn)；高速實(shí)時(shí)數(shù)據(jù)采集；FIFO；CPLD 引言目前的大多數(shù)雷達(dá)信號(hào)處理機(jī)都是采用自定義總線(xiàn)，不具有通用性，每進(jìn)行一些系統(tǒng)功能的改變就需要大量的硬件改動(dòng)。而CPCI總線(xiàn)作為一種新興的工業(yè)總線(xiàn)，其采用了PCI總線(xiàn)的電氣特性以及VME總線(xiàn)的物理特性，兼具了二者的優(yōu)點(diǎn)
關(guān)鍵字： CPCI總線(xiàn) CPLD FIFO PCI總線(xiàn) 高速實(shí)時(shí)數(shù)據(jù)采集

共3條 1/1 1

高速實(shí)時(shí)數(shù)據(jù)采集介紹

您好，目前還沒(méi)有人創(chuàng)建詞條高速實(shí)時(shí)數(shù)據(jù)采集!
歡迎您創(chuàng)建該詞條，闡述對(duì)高速實(shí)時(shí)數(shù)據(jù)采集的理解，并與今后在此搜索高速實(shí)時(shí)數(shù)據(jù)采集的朋友們分享。創(chuàng)建詞條

高速實(shí)時(shí)數(shù)據(jù)采集 文章 進(jìn)入高速實(shí)時(shí)數(shù)據(jù)采集技術(shù)社區(qū)

雙通道邏輯控制高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

高速實(shí)際據(jù)采集智能控制器的設(shè)計(jì)與實(shí)現(xiàn)

基于PCI總線(xiàn)的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)

高速實(shí)時(shí)數(shù)據(jù)采集介紹

熱門(mén)主題

高速實(shí)時(shí)數(shù)據(jù)采集文章進(jìn)入高速實(shí)時(shí)數(shù)據(jù)采集技術(shù)社區(qū)