高速電路文章進(jìn)入高速電路技術(shù)社區(qū)

淺析連接器設(shè)計(jì)中的并發(fā)開(kāi)關(guān)噪聲

淺析連接器設(shè)計(jì)中的并發(fā)開(kāi)關(guān)噪聲-本文將探討連接器設(shè)計(jì)和選擇中最難解決的問(wèn)題：并發(fā)開(kāi)關(guān)噪聲，并且揭示并發(fā)開(kāi)關(guān)噪聲對(duì)高性能系統(tǒng)中使用的連接器和封裝規(guī)格指標(biāo)的影響。
關(guān)鍵字：高速電路連接器

　　高速數(shù)字電路互連時(shí)序模型與布線(xiàn)長(zhǎng)度分析　　高速電路設(shè)計(jì)領(lǐng)域，關(guān)于布線(xiàn)有一種幾乎是公理的認(rèn)識(shí)，即“等長(zhǎng)”走線(xiàn)，認(rèn)為走線(xiàn)只要等長(zhǎng)就一定滿(mǎn)足時(shí)序需求，就不會(huì)存在時(shí)序問(wèn)題。本文對(duì)常用高速器件的互連時(shí)序建立模型，并給出一般性的時(shí)序分析公式。為體現(xiàn)具體問(wèn)題具體分析的原則，避免將公式當(dāng)成萬(wàn)能公式，文中給出了MII、RMII、RGMII和SPI的實(shí)例分析。實(shí)例分析中，結(jié)合使用公式分析和理論分析兩種方法，以實(shí)例證明公式的局限性和兩種方法的利弊。本文最后還基于這些實(shí)例分析，給出了SDRAM和D
關(guān)鍵字：時(shí)序模型高速電路

　　1滿(mǎn)足接收端芯片的建立，保持時(shí)間的必要性　　在高速數(shù)字電路設(shè)計(jì)中，由于趨膚效應(yīng)、臨近干擾、電流高速變化等因素，設(shè)計(jì)者不能單純地從數(shù)字電路的角度來(lái)審查自己的產(chǎn)品，而要把信號(hào)看作不穩(wěn)定的模擬信號(hào)。采用頻譜分析儀對(duì)信號(hào)分析，可以發(fā)現(xiàn)，信號(hào)的高頻譜線(xiàn)主要來(lái)自于信號(hào)的變化沿而不是信號(hào)頻率。例如一個(gè)1MHz的信號(hào)，雖然時(shí)鐘周期為1微秒，但是如果其變化沿上升或下降時(shí)間為納秒級(jí)，則在頻譜儀上可以觀察到頻率高達(dá)數(shù)百兆赫茲的譜線(xiàn)。因此，電路設(shè)計(jì)者應(yīng)該更加關(guān)注信號(hào)的邊沿，因?yàn)檫呇赝簿褪切盘?hào)頻譜最高、最容易受到干擾的
關(guān)鍵字：高速電路 DATA

摘要：在高速數(shù)字系統(tǒng)電路設(shè)計(jì)中，電磁兼容性、信號(hào)完整性和電源完整性等問(wèn)題緊密的交織在一起，成為高速電路設(shè)計(jì)的挑戰(zhàn)。信號(hào)線(xiàn)與信號(hào)回流路徑之間的位置與電磁兼容性、信號(hào)完整性問(wèn)題有著直接的關(guān)系，處理好信號(hào)線(xiàn)
關(guān)鍵字：高速電路信號(hào)回流路徑電磁兼容信號(hào)完整性

靜電放電(ESD)會(huì)給電子器件環(huán)境會(huì)帶來(lái)破壞性的后果。事實(shí)上，在各種各樣電路的電路封裝和經(jīng)過(guò)裝配、正在使用大電子器件中，超過(guò)25%的半導(dǎo)體芯片損壞歸咎于ESD。通常情況下，來(lái)自人體某個(gè)部分(手指)的放電將給給不同的
關(guān)鍵字： ESD 高速電路保護(hù) 設(shè)計(jì)方案

示波器，作為全球使用最廣的通用儀器，伴隨電子設(shè)計(jì)工程師走過(guò)了60年的歷程。第一代的模擬實(shí)時(shí)示波器（ART）和第二...
關(guān)鍵字：示波器高速電路

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：高速電路電磁兼容耦合

摘要：介紹了專(zhuān)用于高速數(shù)字電路的仿真工具Hyperlynx，并使用它對(duì)高速數(shù)字電路中的阻抗匹配、傳輸線(xiàn)長(zhǎng)度與串?dāng)_問(wèn)題進(jìn)行布線(xiàn)前的模型建立和仿真，通過(guò)仿真結(jié)果分析給出了相應(yīng)解決辦法，尤其在傳輸線(xiàn)長(zhǎng)度上提供了LVDS電路的解決辦法。通過(guò)軟件平臺(tái)對(duì)電路參數(shù)的設(shè)置進(jìn)行比較與分析，給出了高速數(shù)字電路設(shè)計(jì)的指導(dǎo)性結(jié)論。關(guān)鍵詞：信號(hào)完整性；高速電路；PCB；Hyperlynx，IBIS 高速數(shù)字系統(tǒng)設(shè)計(jì)成功的關(guān)鍵在于保持信號(hào)的完整，而影響信號(hào)完整性(即信號(hào)質(zhì)量)的因素主
關(guān)鍵字：設(shè)計(jì) 仿真 Hyperlynx 信號(hào)完整性高速電路 PCB IC電路板測(cè)試 PCB

共8條 1/1 1

您好，目前還沒(méi)有人創(chuàng)建詞條高速電路!
歡迎您創(chuàng)建該詞條，闡述對(duì)高速電路的理解，并與今后在此搜索高速電路的朋友們分享。創(chuàng)建詞條