EEPW首頁(yè) >>
主題列表 >>
2nm soc
2nm soc 文章 進(jìn)入2nm soc技術(shù)社區(qū)
強(qiáng)化DPD演算效能SoC FPGA提升蜂巢網(wǎng)絡(luò)設(shè)備整合度
- 蜂巢式網(wǎng)絡(luò)服務(wù)供應(yīng)商對(duì)降低營(yíng)運(yùn)成本的需求愈來(lái)愈迫切，因此現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)業(yè)者推出整合嵌入式處理器的SoC FPGA方案，并導(dǎo)入效能更高的數(shù)字預(yù)失真(DPD)演算法，協(xié)助網(wǎng)絡(luò)設(shè)備制造商以更低功耗及成本，打造更高生產(chǎn)力的產(chǎn)品。
- 關(guān)鍵字： 蜂巢式網(wǎng)絡(luò) FPGA SoC DSP ARM
新思、瑞昱、聯(lián)電攜手合作 打造智慧電視單晶片SoC
- 瑞昱採(cǎi)用聯(lián)電40奈米低功耗製程與新思DesignWare邏輯庫(kù)及嵌入式記憶體廣泛組合，達(dá)成一次完成硅晶設(shè)計(jì)(First-Pass Silicon Success)的目標(biāo) 重點(diǎn)摘要: ? 新思科技、瑞昱半導(dǎo)體與聯(lián)華電子三方合作，讓瑞昱4K2K UHD智慧電視SoC達(dá)成一次完成硅晶設(shè)計(jì)的目標(biāo)，并獲頒2013年臺(tái)北國(guó)際電腦展「BC Award金獎(jiǎng)」(Best Choice Golden Award) 。 ? 新思科技DesignWare邏輯庫(kù)及嵌入式記憶體和Galaxy實(shí)作平臺(tái)
- 關(guān)鍵字： 智慧電視 SoC
Cadence與Digital成功縮減Realtek瑞昱數(shù)字電視SoC面積
- 2014年2月12日，全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)宣布，瑞昱半導(dǎo)體(Realtek Semiconductor Corp.) 成功運(yùn)用Cadence? Encounter? RTL Compiler的physical aware RTL合成縮減數(shù)字電視SoC面積，并具體實(shí)現(xiàn)在高度整合的多媒體SoC – Imagination PowerVR SGX544MP2的40nm設(shè)計(jì)上。
- 關(guān)鍵字： Cadence 瑞昱 SoC GPU
富士通為28nm SoC器件打造全新設(shè)計(jì)方法
- 富士通半導(dǎo)體(上海)有限公司日前宣布，成功開(kāi)發(fā)了專(zhuān)為先進(jìn)的28nmSoC器件量身打造的全新設(shè)計(jì)方法，不僅能實(shí)現(xiàn)更高的電路密度，同時(shí)也可有效縮短開(kāi)發(fā)時(shí)間。采用全新設(shè)計(jì)方法能夠?qū)㈦娐返拿芏忍岣?3%，并可將最終的線(xiàn)路布局時(shí)間縮短至一個(gè)月。這種設(shè)計(jì)方法將整合至富士通半導(dǎo)體的各種全新定制化SoC設(shè)計(jì)方案中，協(xié)助客戶(hù)開(kāi)發(fā)RTL-HandoffSoC器件。富士通半導(dǎo)體預(yù)計(jì)自2014年2月起將開(kāi)始接受采用這種全新設(shè)計(jì)方法的SoC訂單。 采用28nm等頂尖制程工藝的SoC器件需要有越來(lái)越多的功能與效能，進(jìn)而要在
- 關(guān)鍵字： 富士通 SoC
張江創(chuàng)新學(xué)院采用了Mentor Graphics的Veloce仿真器
- 高級(jí)系統(tǒng)驗(yàn)證解決方案領(lǐng)軍企業(yè)Mentor Graphics公司(Nasdaq:MENT)日前宣布，上海張江創(chuàng)新學(xué)院已采用Veloce? 2仿真系統(tǒng)，用于片上系統(tǒng)(SoC)集成電路設(shè)計(jì)的功能驗(yàn)證領(lǐng)域的研發(fā)。
- 關(guān)鍵字： Mentor 張江創(chuàng)新 SoC 仿真器
Cadence Incisive 13.2平臺(tái)為SoC驗(yàn)證性能和生產(chǎn)率設(shè)定新標(biāo)準(zhǔn)
- 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)日前發(fā)布了新版 Incisive? 功能驗(yàn)證平臺(tái)，再一次為整體驗(yàn)證性能和生產(chǎn)率設(shè)定新標(biāo)準(zhǔn)。同時(shí)應(yīng)對(duì)知識(shí)產(chǎn)權(quán)(IP)模塊級(jí)到芯片級(jí)及片上系統(tǒng)(SoC)驗(yàn)證的挑戰(zhàn)，Incisive13.2 平臺(tái)通過(guò)兩個(gè)新的引擎及附加的自動(dòng)化功能,把仿真性能提升了一個(gè)數(shù)量級(jí)來(lái)加速SoC驗(yàn)證的收斂。
- 關(guān)鍵字： Cadence SoC Incisive
SoC驗(yàn)證走出實(shí)驗(yàn)室良機(jī)已到
- SoC驗(yàn)證超越了常規(guī)邏輯仿真，但用于加速SoC驗(yàn)證的廣泛應(yīng)用的三種備選方法不但面臨可靠性問(wèn)題，而且難以進(jìn)行權(quán)衡。而且，最重要的問(wèn)題還在于硬件加速訪(fǎng)問(wèn)權(quán)限、時(shí)機(jī)及其穩(wěn)定性。 當(dāng)前，通常采用的三種硬件方法分別是FPGA原型驗(yàn)證、采用驗(yàn)證IP進(jìn)行的加速仿真以及內(nèi)電路仿真(ICE)。這些方法雖適用于某些情況，但對(duì)于那些面對(duì)不斷更新的多處理器、多協(xié)議且偏重于軟件的SoC驗(yàn)證團(tuán)隊(duì)來(lái)說(shuō)，則存在明顯不足。 FPGA原型驗(yàn)證適用于那些運(yùn)行于不再進(jìn)行更新的已有硬件上的軟件，但卻不適用于仍在進(jìn)行大規(guī)模升
- 關(guān)鍵字： SoC ICE
2nm soc介紹
您好，目前還沒(méi)有人創(chuàng)建詞條2nm soc!
歡迎您創(chuàng)建該詞條，闡述對(duì)2nm soc的理解，并與今后在此搜索2nm soc的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)2nm soc的理解，并與今后在此搜索2nm soc的朋友們分享。 創(chuàng)建詞條
2nm soc電路
2nm soc相關(guān)帖子
2nm soc資料下載
2nm soc專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473