<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> 40-nm

          40/100G高速以太網(wǎng)測試解決方案

          • 標(biāo)簽:以太網(wǎng) 并行通道隨著40/100G高速以太網(wǎng)標(biāo)準IEEE 802.3ba的標(biāo)準最終確定,網(wǎng)絡(luò)設(shè)備廠商在40/100G方面開始推出產(chǎn)品,運營商也開始評估高速網(wǎng)絡(luò)的未來發(fā)展方向。40/100G和10G以太網(wǎng)相比較,主要是在光電接口和物
          • 關(guān)鍵字: 解決方案  測試  以太網(wǎng)  高速  40/100G  

          ARM 20nm處理器明年到來

          • 我們獲悉,ARM第一款20nm處理器,將在明年年底上市。ARM今天對外確認,首款20nm處理器將在2013年底出現(xiàn)。和目前設(shè)計相比,新的20nm處理器將帶來卓越性能和出色的功耗效率。當(dāng)然,ARM目前還沒有公布具體參數(shù),但是其很
          • 關(guān)鍵字: ARM  nm  處理器    

          AFM:應(yīng)對65nm以下測量技術(shù)挑戰(zhàn)

          • 半導(dǎo)體工業(yè)目前已經(jīng)進入65納米及以下技術(shù)時代,關(guān)鍵特征通常為納米級,如此小特征的制造工藝要求特殊的測量儀器,以便能夠表征出納米級幾何尺寸,從而檢驗出任何偏離工藝規(guī)格中心值的情況,確保與設(shè)計規(guī)格保持一致。
          • 關(guān)鍵字: AFM  65  nm  測量技術(shù)    

          一種用于13 bit 40 MS/s流水線ADC中的采樣保持電路

          • 近年來,隨著通信和多媒體市場的快速增長,數(shù)字系統(tǒng)無論在處理能力還是處理速度上都取得了飛速的發(fā)展,因此對作為模擬信號通向數(shù)字信號橋梁的模數(shù)轉(zhuǎn)換器(ADC)的性能要求也越來越高 [1]。在各種ADC結(jié)構(gòu)中,流水線ADC在
          • 關(guān)鍵字: bit  ADC  40  MS    

          可用10DB為單位選定40~90DB增益的可編程放大器電路

          • 電路的功能當(dāng)用OP放大器進行高倍數(shù)AC放大時,若改變反饋電路的分壓比,使放大倍數(shù)改變,頻率特性也會大幅度地改變。本電路設(shè)有40、20、20、10DB增益固定的放大器,通過繼電器選用這些放大器,可使最大增益達90DB。本
          • 關(guān)鍵字: DB  10  40  90    

          UPS逆變模塊的Nm冗余并聯(lián)結(jié)構(gòu)和均流

          • 0 引言 隨著國民經(jīng)濟的發(fā)展和用電設(shè)備的不斷增加,對UPS容量的要求越來越大。大容量的UPS有兩種構(gòu)成方式:一種是采用單臺大容量UPS;另一種是在UPS單機內(nèi)部采用功率模塊N+m冗余并聯(lián)結(jié)構(gòu)。前者的缺點是成本高
          • 關(guān)鍵字: 余并聯(lián)  結(jié)構(gòu)  Nm  模塊  逆變  UPS  

          用FPGA解決65nm芯片設(shè)計難題

          •  隨著工藝技術(shù)向65nm以及更小尺寸的邁進,出現(xiàn)了兩類關(guān)鍵的開發(fā)問題:待機功耗和開發(fā)成本。這兩個問題在每一新的工藝節(jié)點上都非常突出,現(xiàn)在已經(jīng)成為設(shè)計團隊面臨的主要問題。在設(shè)計方法上從專用集成電路(ASIC)和專
          • 關(guān)鍵字: FPGA  65  nm  芯片設(shè)計    

          可用10DB為單位選定40~90DB增益的可編程放大器

          • 電路的功能當(dāng)用OP放大器進行高倍數(shù)AC放大時,若改變反饋電路的分壓比,使放大倍數(shù)改變,頻率特性也會大幅度地改變。本電路設(shè)有40、20、20、10DB增益固定的放大器,通過繼電器選用這些放大器,可使最大增益達90DB。本
          • 關(guān)鍵字: DB  10  40  90    

          在28-nm FPGA 上實現(xiàn)集成100-GbE 交換解決方案

          • 隨著高速100-GbE 通信網(wǎng)絡(luò)標(biāo)準的完成,交換功能在互聯(lián)網(wǎng)正常運行中扮演了重要角色。網(wǎng)絡(luò)總流量每6個月翻倍,通過多種協(xié)議進行傳送,網(wǎng)絡(luò)越來越復(fù)雜,交換體系結(jié)構(gòu)面臨很大的挑戰(zhàn)。目前的單芯片體系結(jié)構(gòu)無法滿足越來越大的帶寬和復(fù)雜度要求,因此,需要開發(fā)高效算法和交換體系結(jié)構(gòu),以滿足高速網(wǎng)絡(luò)需求。Stratix V FPGA 支持硬件設(shè)計人員在下一代交換機和路由器中集成100-GbE 元件,在系統(tǒng)中均衡的分配數(shù)據(jù),確保QoS。 詳情參見 http://share.eepw.com.cn/share/downlo
          • 關(guān)鍵字: 28-nm  FPGA   100-GbE 交換  

          在28-nm FPGA 上實現(xiàn)100-Gbit OTN 復(fù)用轉(zhuǎn)發(fā)器解決方案

          • 視頻和寬帶無線技術(shù)對帶寬越來越高的要求使得通信網(wǎng)絡(luò)承受了很大的壓力。目前的10-Gbit OTN 基礎(chǔ)設(shè)備通道容量接近了極限,面臨帶寬耗盡的問題。面對越來越高的資本支出和運營支出以及不斷下滑的利潤,服務(wù)提供商轉(zhuǎn)向了100-Gbit OTN 解決方案,將目前的10-Gbit 網(wǎng)絡(luò)容量提高10 倍。但是,還有很多在用的低速率OTN、SONET、以太網(wǎng)和存儲系統(tǒng),這需要通過100-Gbit OTN 復(fù)用轉(zhuǎn)發(fā)器將這些系統(tǒng)置入到新的基礎(chǔ)光設(shè)施中。Altera Stratix V FPGA 系列采用了多項關(guān)鍵創(chuàng)新技術(shù)
          • 關(guān)鍵字: 28-nm  FPGA  100-Gbit OTN   復(fù)用轉(zhuǎn)發(fā)器  

          Altera發(fā)布28-nm Stratix V FPGA系列

          • Stratix V FPGA突破帶寬瓶頸,同時降低了系統(tǒng)功耗和成本 2010年4月20號,北京——Altera公司(NASDAQ: ALTR)今天發(fā)布業(yè)界帶寬最大的FPGA——下一代28-nm Stratix? V FPGA。Stratix V FPGA具有1.6 Tbps串行交換能力,采用各種創(chuàng)新技術(shù)和前沿28-nm工藝,降低了寬帶應(yīng)用的成本和功耗。 Stratix V FPGA系列采用TSMC 28-nm高性能(HP)工藝進行制造,提供1
          • 關(guān)鍵字: Altera  28-nm  Stratix V FPGA  

          在40G/100G 應(yīng)用中使用10-Gbps收發(fā)器

          • 本白皮書介紹向100G 接口過渡的關(guān)鍵推動力量,以及怎樣利用FPGA 特有的功能來實現(xiàn)這一高速接口。數(shù)據(jù)中心以及核心網(wǎng)系統(tǒng)中新出現(xiàn)的40GbE 和100GbE 標(biāo)準主要依靠FPGA 來鏈接本系統(tǒng)和其他協(xié)議的基礎(chǔ)設(shè)備。Stratix IV
          • 關(guān)鍵字: Gbps  100  40  10    

          采用帶有收發(fā)器的全系列40-nm FPGA 和ASIC 實現(xiàn)創(chuàng)

          • 人們對寬帶服務(wù)的帶寬要求越來越高,促使芯片供應(yīng)商使用更多的高速串行收發(fā)器。因此,下一代應(yīng)用采用了多種數(shù)據(jù)速率,從幾Mbps 到數(shù)百Gbps,在一種設(shè)備中集成了多種協(xié)議和服務(wù)。以太網(wǎng)等迅速發(fā)展的標(biāo)準以及對提高
          • 關(guān)鍵字: FPGA  ASIC  40  nm    

          在40-nm 工藝節(jié)點實現(xiàn)世界上最先進的定制邏輯器件

          • 實現(xiàn)世界上最先進的定制邏輯器件引言
            Altera于2008年第二季度推出Stratix® IV和HardCopy® IV器件系列標(biāo)志著世界上首款40-nm FPGA和業(yè)界唯一
            40-nm ASIC 無風(fēng)險移植途徑的誕生。Altera 通過三年周密的規(guī)劃和
          • 關(guān)鍵字: 40  nm  工藝  定制    

          26~40GHz磁調(diào)帶通濾波混頻組件研究

          • 1、引言 近年來,隨著微波毫米波技術(shù)的飛速發(fā)展,對寬帶微波毫米波測試儀器的提出了更高的要求,頻譜分析儀、噪聲系數(shù)分析儀等接收機類儀器的工作頻率已經(jīng)拓展到40GHz,本文介紹了一種可以作為前端預(yù)選器用于
          • 關(guān)鍵字: GHz  40  帶通  濾波    
          共51條 3/4 « 1 2 3 4 »

          40-nm介紹

          您好,目前還沒有人創(chuàng)建詞條40-nm!
          歡迎您創(chuàng)建該詞條,闡述對40-nm的理解,并與今后在此搜索40-nm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          40-nm    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();