<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> cerebrus

          聯(lián)發(fā)科與瑞薩采用Cadence Cerebrus AI方案 優(yōu)化芯片PPA

          • Cadence Design Systems, Inc.宣布,Cadence Cerebrus?智能芯片設計工具(Intelligent Chip Explorer) 獲得客戶采用于其全新量產(chǎn)計劃。此基于 Cadence Cerebrus 采用人工智能 (AI) 技術帶來自動化和擴展數(shù)字芯片設計能力,能為客戶優(yōu)化功耗、效能和面積 (PPA),以及提高工程生產(chǎn)力。Cadence Cerebrus 運用革命性的AI技術,擁有獨特的強化學習引擎,可自動優(yōu)化軟件工具和芯片設計選項,提供更好的 PPA進而大幅減少工
          • 關鍵字: 聯(lián)發(fā)科  瑞薩  Cadence  Cerebrus AI  芯片PPA  

          當人工智能遇到EDA,Cadence Cerebrus以機器學習提升EDA設計效能

          • 隨著算力的不斷提升,人工智能的應用逐漸滲透到各個行業(yè)。作為人工智能芯片最關鍵的開發(fā)工具EDA,是否也會得到人工智能應用的助力從而更好地提升服務效率呢?答案自然是肯定的。隨著半導體芯片設計的復雜度不斷提升,以及芯片包含功能的日漸廣泛,EDA的設計過程越來越需要借助人工智能來盡可能避免一些常見的設計誤區(qū),并借助大數(shù)據(jù)的優(yōu)勢來實現(xiàn)局部電路設計的最優(yōu)化。在可以預見的未來,隨著人工智能技術的不斷引入,借助大數(shù)據(jù)和機器學習的優(yōu)勢,EDA軟件將可以提供更高效更強大的設計輔助功能。 近日,楷登電子(Cadenc
          • 關鍵字: 人工智能  EDA  Cadence  Cerebrus  
          共2條 1/1 1

          cerebrus介紹

          您好,目前還沒有人創(chuàng)建詞條cerebrus!
          歡迎您創(chuàng)建該詞條,闡述對cerebrus的理解,并與今后在此搜索cerebrus的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();