ieee1149 文章進(jìn)入ieee1149技術(shù)社區(qū)

基于JTAG的調(diào)試器、接口及控制器等經(jīng)典設(shè)計(jì)匯總

　　JTAG(JointTestActionGroup，聯(lián)合測(cè)試行動(dòng)組)是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議(IEEE1149.1兼容)。標(biāo)準(zhǔn)的JTAG接口是4線——TMS、TCK、TDI、TDO，分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。JTAG的主要功能有兩種，一類(lèi)用于測(cè)試芯片的電氣特性，檢測(cè)芯片是否有問(wèn)題，另一類(lèi)用于Debug，對(duì)各類(lèi)芯片以及其外圍設(shè)備進(jìn)行調(diào)試。本文介紹基于JTAG的調(diào)試器及接口設(shè)計(jì)，供大家參考。　　基于Flash和JTAG接口的FPGA多配置系統(tǒng) 　　本文選用大容
關(guān)鍵字： CPLD IEEE1149.1 CPU

將內(nèi)部IEEE1149架構(gòu)與集成在產(chǎn)品中的通信端口鏈接起來(lái)，供外界使用。一段時(shí)間以來(lái)，工程師們按照IE...
關(guān)鍵字：下行鏈路邊界掃描 IEEE1149

根據(jù)混合信號(hào)邊界掃描測(cè)試的工作機(jī)制，提出了符合1149．4標(biāo)準(zhǔn)的測(cè)試方法，并用本研究室開(kāi)發(fā)的混合信號(hào)邊界掃描測(cè) ...
關(guān)鍵字： IEEE1149．4 測(cè)試方法

引言隨著片上系統(tǒng)(SoC，SystemonChip)時(shí)代的到來(lái)，包括復(fù)雜可編程邏輯器件(CPLD，ComplexProgrammab...
關(guān)鍵字： FPGA CPLD USB下載電纜 IEEE1149.1

　　邊界掃描(IEEE1149.1)逐漸成為板級(jí)測(cè)試方法,新的開(kāi)發(fā)使此技術(shù)吸引著嵌入式和系統(tǒng)級(jí)測(cè)試以及系統(tǒng)內(nèi)編程操作的注意。隨著邊界掃描步入其第2個(gè)十年,新的使人興奮的前景即將出現(xiàn)。
關(guān)鍵字：測(cè)試測(cè)量 IEEE1149.1

　　最近出現(xiàn)的系統(tǒng)級(jí)接口器件，為設(shè)計(jì)人員把用于制造測(cè)試的邊界掃描測(cè)試從板級(jí)擴(kuò)展到系統(tǒng)級(jí)提供了靈活條件。　　擴(kuò)展到系統(tǒng)級(jí)的基礎(chǔ)結(jié)構(gòu)是提供單點(diǎn)接入到多掃描鏈，以支持隔離的診斷能力。這可以用于CPLD和FPGA系統(tǒng)內(nèi)配置的最佳化，以及編程閃存時(shí)存儲(chǔ)器讀/寫(xiě)周期的最佳化。　　它也支持板到板內(nèi)連測(cè)試(用于背投內(nèi)連失效診斷)到端口連接器引腳級(jí)。另一個(gè)優(yōu)點(diǎn)是在產(chǎn)品裝運(yùn)前提供系統(tǒng)測(cè)試，這包括固件檢驗(yàn)和簡(jiǎn)化固件更新。　　擴(kuò)展邊界掃描到系統(tǒng)級(jí)提供執(zhí)行嵌入式測(cè)試結(jié)構(gòu)(即器件級(jí)BIST)的基礎(chǔ)結(jié)構(gòu)，這可在EPGA、A
關(guān)鍵字：嵌入式 IEEE1149.1

共6條 1/1 1

您好，目前還沒(méi)有人創(chuàng)建詞條ieee1149!
歡迎您創(chuàng)建該詞條，闡述對(duì)ieee1149的理解，并與今后在此搜索ieee1149的朋友們分享。創(chuàng)建詞條