EEPW首頁(yè) >>
主題列表 >>
irig－b碼對(duì)時(shí)
irig－b碼對(duì)時(shí) 文章 進(jìn)入irig－b碼對(duì)時(shí)技術(shù)社區(qū)
基于CPLD的IRIG-B碼對(duì)時(shí)方式在繼電保護(hù)裝置中的應(yīng)用
- 時(shí)間的精確和統(tǒng)一是變電站自動(dòng)化系統(tǒng)的最基本要求。只有電力系統(tǒng)中的各種自動(dòng)化設(shè)備(如故障錄波器、繼電保護(hù)裝置、RTU微機(jī)監(jiān)控系統(tǒng)等)采用統(tǒng)一的時(shí)間基準(zhǔn)，在發(fā)生事故時(shí)，才能根據(jù)故障錄波數(shù)據(jù)，以及各開(kāi)關(guān)、斷路器動(dòng)
- 關(guān)鍵字： 通信報(bào)文對(duì)時(shí) GPS IRIG－B碼對(duì)時(shí) 繼電保護(hù)
基于CPLD器件在時(shí)間統(tǒng)一系統(tǒng)中的應(yīng)用
- 引言隨著電子技術(shù)的發(fā)展，對(duì)遙測(cè)信號(hào)的幀結(jié)構(gòu)的可編程度、集成度的要求越來(lái)越高，用于時(shí)間統(tǒng)一系統(tǒng)的B碼源的設(shè)計(jì)也趨于高度集成化。為了適應(yīng)現(xiàn)代靶場(chǎng)試驗(yàn)任務(wù)的要求，我們采用Altera的CPLD器件，將用于產(chǎn)生B碼的各種
- 關(guān)鍵字： CPLD 時(shí)間統(tǒng)一系統(tǒng) IRIG－B碼
基于FPGA的IRIG-B標(biāo)準(zhǔn)DC code編碼器VHDL設(shè)計(jì)
- 為了實(shí)現(xiàn)靶場(chǎng)時(shí)統(tǒng)終端輸出IRIG-B標(biāo)準(zhǔn)DC code信號(hào)，采用VHDL語(yǔ)言在FPGA邏輯電路中設(shè)計(jì)了DC code編碼器硬件電路，通過(guò)QuartusⅡ軟件建立工程文件對(duì)VHDL語(yǔ)言DC code編碼器電路進(jìn)行編譯和仿真，獲得了符合IRIG-B標(biāo)準(zhǔn)的DC code信號(hào)。經(jīng)過(guò)實(shí)踐驗(yàn)證，該電路具有實(shí)現(xiàn)方法簡(jiǎn)單、電路穩(wěn)定性好、精度高的特點(diǎn)，實(shí)測(cè)同步精度小于1μs。
- 關(guān)鍵字： IRIG-B FPGA code VHDL
多功能內(nèi)置式IRIG-B碼終端設(shè)計(jì)
- 摘要：在分析武器裝備靶場(chǎng)試驗(yàn)測(cè)控設(shè)備同步技術(shù)現(xiàn)狀基礎(chǔ)上，提出了一種多功能內(nèi)置式IRIG-B碼終端設(shè)計(jì)；給出了終端的組成、功能與工作過(guò)程，詳細(xì)介紹了IRIG-B碼采集模塊、IRIG-B碼產(chǎn)生模塊和軟件模塊的設(shè)計(jì)；終端具有
- 關(guān)鍵字： 設(shè)計(jì) 終端 IRIG-B 內(nèi)置 多功能
基于CPLD的IRIG-B碼對(duì)時(shí)方式在繼電保護(hù)裝置中的應(yīng)
- 時(shí)間的精確和統(tǒng)一是變電站自動(dòng)化系統(tǒng)的最基本要求。只有電力系統(tǒng)中的各種自動(dòng)化設(shè)備(如故障錄波器、繼電保...
- 關(guān)鍵字： IRIG-B碼 對(duì)時(shí)方式 在繼電保護(hù)
IRIG-B碼對(duì)時(shí)方式在繼電保護(hù)裝置中的應(yīng)用
- 摘要：隨著變電站自動(dòng)化技術(shù)的發(fā)展，對(duì)變電站內(nèi)時(shí)間的精確和統(tǒng)一提出了更高的要求。本文提出了一種采用IRIG-B時(shí)間碼來(lái)時(shí)時(shí)的方案。在這種對(duì)時(shí)方案中，每個(gè)變電站只安裝一個(gè)GPS接收裝置，利用RS422／485總線傳輸IRIG-
- 關(guān)鍵字： IRIG-B 對(duì)時(shí)方式 繼電保護(hù)裝置 中的應(yīng)用
FPGA實(shí)現(xiàn)IRIG-B(DC)碼編碼和解碼的設(shè)計(jì)
- 為達(dá)到IRIG-B碼與時(shí)間信號(hào)輸入、輸出的精確同步，采用現(xiàn)代化靶場(chǎng)的IRIG-B碼編碼和解碼的原理，從工程的角度出發(fā)，提出了使用現(xiàn)場(chǎng)可編程門陣列(FPGA)來(lái)實(shí)現(xiàn)IRIG-B碼編碼和解碼的設(shè)計(jì)方案和體系結(jié)構(gòu)，設(shè)計(jì)中會(huì)涉及到幾個(gè)不同的時(shí)鐘頻率，F(xiàn)PGA對(duì)時(shí)鐘的同步性具有靈活性、效率高、且功耗低?？垢蓴_性好的特點(diǎn)。結(jié)果表明，F(xiàn)PGA能夠確保為從設(shè)備提供同源的時(shí)鐘基準(zhǔn)，使時(shí)鐘與信號(hào)的延遲控制在200 ns以內(nèi)，從而得到了IRIG-B碼與時(shí)間精確同步的效果。
- 關(guān)鍵字： IRIG-B FPGA DC 編碼
基于FPGA的IRIG-B(DC)碼產(chǎn)生電路設(shè)計(jì)
- 摘要：提出了一種IRIG-B(DC)碼產(chǎn)生電路的設(shè)計(jì)方法。采用Altera公司低功耗Cyclone FPGA系列中的EPlC6T144、8段數(shù)碼管、晶體振蕩器和MAX3232E等器件構(gòu)成硬件電路、使用VHDL語(yǔ)言設(shè)計(jì)IRIG-B直流時(shí)間碼的軟件。為了設(shè)置和
- 關(guān)鍵字： IRIG-B FPGA DC 產(chǎn)生電路
| 共15條 1/1 1 |
irig－b碼對(duì)時(shí)介紹
您好，目前還沒(méi)有人創(chuàng)建詞條irig－b碼對(duì)時(shí)!
歡迎您創(chuàng)建該詞條，闡述對(duì)irig－b碼對(duì)時(shí)的理解，并與今后在此搜索irig－b碼對(duì)時(shí)的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)irig－b碼對(duì)時(shí)的理解，并與今后在此搜索irig－b碼對(duì)時(shí)的朋友們分享。 創(chuàng)建詞條
irig－b碼對(duì)時(shí)電路
irig－b碼對(duì)時(shí)相關(guān)帖子
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473