<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> lut

          DDS直接數字合成2 - 任意信號

          • 為了生成任意信號,DDS 依賴于兩個主要技巧。LUT第一個 DDS 技巧是 LUT(查找表)。 LUT 是一個表格,用于保存我們想要生成的模擬信號的形狀。在FPGA中,LUT是作為blockram實現的。 在上圖中,我們使用了 512x10 位 LUT,它通常適合一個或兩個物理 FPGA 模塊。正弦波最常產生的信號形狀是正弦波。 它很特別,因為它有兩個對稱性,可以很容易地利用它們來使 LUT 看起來更大。在正弦波中,第一個對稱性是sin(α)=sin(π-α)。假設我們的 “my_DDS_LUT” blo
          • 關鍵字: FPGA  DDS  LUT  

          微波頻率合成器提供多倍頻程覆蓋范圍和出色的相位噪聲性能

          • 簡介市場對更高帶寬和更高數據速率的需求日益增加,系統頻率和調制速率要求不斷提高。隨著曾經用于軍事和國防領域的應用進入消費市場,低功耗變得至關重要。在滿足這些要求的同時,還需要保證:不會犧牲電氣性能或功能。為了滿足這些要求,除了改善進信噪比(SNR)、誤碼率(BER)和用戶熟悉的優質服務外,還必須改善本地振蕩器(LO)的相位噪聲。?新推出的?ADF5610?是一款集成式鎖相環(PLL)和壓控振蕩器(VCO),充分體現了ADI致力于解決這些問題最終取得的成果。頻率覆蓋范圍ADF5
          • 關鍵字: SNR  LO  VCO  LUT  PLL  

          3系列FPGA中使用LUT構建分布式RAM(4)

          • 3系列FPGA中使用LUT構建分布式RAM(4)-前面講了分布式RAM的方方面面,下面以RAM_16S為例,分別給出其在VHDL和Verilog HDL下面的模板代碼(在ISE Project Navigator中選擇 Edit--- Language Templates,然后選擇VHDL 或者Verilog, 最后是Synthesis Templates --- RAM,在中也有具體調用過程的描述)
          • 關鍵字: FPGA  LUT  RAM  

          3系列FPGA中使用LUT構建分布式RAM(3)

          • 3系列FPGA中使用LUT構建分布式RAM(3)-前面簡要介紹了Spartan-3系列FPGA中分布式RAM的基本特性。為什么不從更高級的Virtex系列入手呢?我仔細看了一下各個系列的介紹、對比,Spartan系列基本就是Virtex系列的精簡版,其基本原理是一樣的,所以從簡單的入手來融會貫通未嘗不是一個好辦法。
          • 關鍵字: FPGA  LUT  RAM  

          3系列FPGA中使用LUT構建分布式RAM(1)

          • 3系列FPGA中使用LUT構建分布式RAM(1)-在賽靈思Spartan-3、3E等系列的FPGA中,其邏輯單元CLB中一般含有不同數量的單端口RAM(SRAM)或者雙端口RAM(DRAM),這里的“單”或者“雙”是由我們開發人員定義的。
          • 關鍵字: FPGA  LUT  RAM  

          3系列FPGA中使用LUT構建分布式RAM(2)

          • 3系列FPGA中使用LUT構建分布式RAM(2)-帶有異步寫/同步讀的SRAM,其中的同步讀取可以使用與分布式RAM相關聯的觸發器實現。
          • 關鍵字: FPGA  LUT  RAM  

          用FPGA實現FIR濾波器

          • 你接到要求用FPGA實現FIR濾波器的任務時,也許會想起在學校里所學的FIR基礎知識,但是下一步該做什么呢?哪些參數是重要的?做這個設計的最佳方法是什么?還有這個設計應該怎樣在FPGA中實現?現在有大量的低成本IP核和工具來幫助你進行設計,因為FIR是用FPGA實現的最普通的功能。
          • 關鍵字: FIR濾波器  DSP  LUT  FPGA  

          Altera: FPGA集成硬核浮點DSP

          •   1 FPGA浮點運算推陳出新   以往FPGA在進行浮點運算時,為符合IEEE 754標準,每次運算都需要去歸一化和歸一化步驟,導致了極大的性能瓶頸。因為這些歸一化和去歸一化步驟一般通過FPGA中的大規模桶形移位寄存器實現,需要大量的邏輯和布線資源。通常一個單精度浮點加法器需要500個查找表(LUT),單精度浮點要占用30%的LUT,指數和自然對數等更復雜的數學函數需要大約1000個LUT。因此隨著DSP算法越來越復雜,FPGA性能會明顯劣化,對占用80%~90%邏輯資源的FPGA會造成嚴重的布線擁
          • 關鍵字: Altera  FPGA  LUT  DSP  數據通路  

          使用賽靈思Vivado設計套件的九大理由

          • 您的開發團隊是否需要在極短的時間內打造出既復雜又富有競爭力的新一代系統?賽靈思All Programmable器件可助您一臂之力,它相對傳統可編程邏輯和I/O,新增了軟件可編程ARM?處理系統、可編程模擬混合信號(AMS)子系統和不斷豐富的高復雜度的IP,支持開發團隊突破原有的種種設計限制。
          • 關鍵字: 賽靈思  Vivado  ARM  以太網  LUT  DSP  

          基于可變電阻和溫度索引查找表(LUT)的穩壓器輸出補償

          •   引言  穩壓器為后續電路提供連續、穩定的電壓。有些應用可接受相對較大的電壓波動,而有些應用則對電壓波動要求非??量?,這些精密電路需要電壓保持恒定?! ”疚膶Ρ葮藴逝渲玫姆€壓器以及配以DS1859雙溫控
          • 關鍵字: LUT  穩壓器  輸出  補償  查找  索引  可變  電阻  溫度  基于  
          共10條 1/1 1
          關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();