3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	max7000
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          一種基于CPLD的單片機脈沖信號源設(shè)計
          
                                                            
                                        
            
                    	
          • 　　單片機產(chǎn)生的脈沖信號源由于是靠軟件實現(xiàn)的，所以輸出頻率及步進受單片機時鐘頻率、指令數(shù)和指令執(zhí)行周期的限制。文中介紹了一種以CPLD為核心的脈沖信號源，脈沖信號源的參數(shù)(頻率、占空比)由工控機通過I/O板卡設(shè)置，設(shè)定的參數(shù)由數(shù)碼管顯示，這種脈沖信號源與其它脈沖信號發(fā)生電路相比具有輸出頻率高、步進小(通過選用高速CPLD可提高頻率及縮小步進)、精度高、參數(shù)調(diào)節(jié)方便、易于修改等優(yōu)點。
　　1系統(tǒng)組成及工作原理
　　脈沖信號源電路核心采用一片可編程邏輯器件EPM7128SLC84—10，它屬于
            • 
                    	                        
          • 關(guān)鍵字：
                        CPLD  Altera  MAX7000                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于CPLD和MAX7000系列的數(shù)據(jù)采集系統(tǒng)簡介
          
                                                            
                                        
            
                    	
          • 基于CPLD和MAX7000系列的數(shù)據(jù)采集系統(tǒng)簡介,CPLD是復(fù)雜的PLD，專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成，具有門電路集成度高、可配置為多種輸入輸出形式、多時鐘驅(qū)動、內(nèi)含ROM或FLASH(部分支持在系
            • 
                    	                        
          • 關(guān)鍵字：
                        系統(tǒng)  簡介  數(shù)據(jù)采集  系列  CPLD  MAX7000  基于                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于MAX7000系列CPLD的數(shù)據(jù)采集系統(tǒng)
          
                                                            
            
                    	
          • CPLD是復(fù)雜的PLD，專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路...
            • 
                    	                        
          • 關(guān)鍵字：
                        CPLD  MAX7000  數(shù)據(jù)采集  FPGA                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
           基于MAX7000系列CPLD的數(shù)據(jù)采集系統(tǒng)
          
                                                            
                                        
            
                    	
          •  基于MAX7000系列CPLD的數(shù)據(jù)采集系統(tǒng),CPLD是復(fù)雜的PLD，專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成，具有門電路集成度高、可配置為多種輸入輸出形式、多時鐘驅(qū)動、內(nèi)含ROM或FLASH(部分支持在系
            • 
                    	                        
          • 關(guān)鍵字：
                        數(shù)據(jù)采集  系統(tǒng)  CPLD  系列  MAX7000  基于                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共4條
	1/1															1								
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
          
  		
          
    		
          
      			
          
          			
          max7000介紹
          
      			
          
		      	
          
		      			      			      	　　MAX7000
　　目錄
　　1概述
　　2模塊介紹
　　MAX7000 - 概述
　　MAX7000S系列器件包含32~256個邏輯宏單元（Logic Cell，LC），其單個 邏輯宏單元結(jié)構(gòu)如圖
　　每16個邏輯宏單元組成一個邏輯陣列塊（Logic Array Block，LAB）。與GAL相似，每個邏輯宏單元含有一個可編程的與陣列和固定的或陣列，以及一個可配置寄存器。每個宏單		      	[ 查看詳細 ]
		      			      	
          
    		
          
  		
          
  		  		  		  		  		
  		  		        		  		
          
    		
          
      			
          
        			
          熱門主題
          
      			
          
      			
          
       	          						樹莓派   
					linux   
      			
          
    		
          
  		
          
		
          
	
          
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();