Quartus是Altera公司推出的一種可編程邏輯器件電子設(shè)計自動化開發(fā)軟件。它可以識別電路的Verilog或VHDL高級硬件描述語言表述,或讀取指定格式的線路圖,進而完成邏輯仿真、功能驗證、邏輯綜合等任務(wù),對器件的進行編程,即將設(shè)計項目轉(zhuǎn)換到實際的硬件。該軟件提供了邏輯電路的可視化設(shè)計以及向量波形的仿真等功能。
Quartus II design 是最高級和復(fù)雜的,用于system-on-a-programmable-chip (SOPC)的設(shè)計環(huán)境。 QuartusII design 提供完善的 timing closure 和 LogicLock基于塊的設(shè)計流程。QuartusII design是唯一一個包括以timing closure 和 基于塊的設(shè)計流為基本特征的programmable logic device (PLD)的軟件。 Quartus II 設(shè)計軟件改進了性能、提升了功能性、解決了潛在的設(shè)計延遲等,在工業(yè)領(lǐng)域率先提供FPGA與mask-programmed devices開發(fā)的統(tǒng)一工作流程。