<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> soc設(shè)計

          新思科技與三星擴(kuò)大IP合作,加速新興領(lǐng)域先進(jìn)SoC設(shè)計

          • 摘要:●? ?新思科技接口IP適用于USB、PCI Express、112G以太網(wǎng)、UCIe、LPDDR、DDR、MIPI等廣泛使用的協(xié)議中,并在三星工藝中實現(xiàn)高性能和低延遲●? ?新思科技基礎(chǔ)IP,包括邏輯庫、嵌入式存儲器、TCAM和GPIO,可以在各先進(jìn)節(jié)點上提供行業(yè)領(lǐng)先的功耗、性能和面積(PPA)●? ?新思科技車規(guī)級IP集成到三星的工藝中,有助于確保ADAS、動力總成和雷達(dá)SoC的長期運行并提高可靠性●? ?三星工藝中
          • 關(guān)鍵字: 新思科技  三星  IP  SoC設(shè)計  

          基于Wujian100多功能電機(jī)控制系統(tǒng)的研究*

          動態(tài)功率估算已達(dá)SoC設(shè)計限制

          • FinFET預(yù)計可減少多達(dá)90%的靜態(tài)泄漏電流,并且僅使用等效平面晶體管50%的動態(tài)功率。與平面等效晶體管相比,F(xiàn)inFET晶體管在同等功耗下運行速度更快,或
          • 關(guān)鍵字: 動態(tài)功率估算  SOC設(shè)計  EDA驗證工具  半導(dǎo)體  

          SoC生產(chǎn)導(dǎo)向設(shè)計測試流程法應(yīng)對測試成本和批量生產(chǎn)時間的雙重挑戰(zhàn)

          • 廠商們將更廣泛地研究新方法,這些新方法通過在設(shè)計和測試之間的有效平衡,提供了一個更有效地從事SoC設(shè)計、生產(chǎn)和測試的方案,并能夠同時做到減少其生產(chǎn)時間和測試費用。
          • 關(guān)鍵字: SOC設(shè)計  測試成本  高密度生產(chǎn)技術(shù)  

          RVM驗證方法學(xué)在SoC芯片驗證中的應(yīng)用

          • 隨著SoC設(shè)計日趨復(fù)雜,驗證成為SoC設(shè)計過程中最關(guān)鍵的環(huán)節(jié)。本文介紹了Synopsys的RVM驗證方法學(xué),采用Vera硬件驗證工具以及OpenVera驗證語言建立目標(biāo)模型環(huán)境,自動生成激勵,完成自核對測試、覆蓋率分析等工作。通過建立層次化的可重用性驗證平臺,大大提高了驗證工程師的工作效率。文中以一個SIMC功能模塊的驗證為例,詳細(xì)介紹了RVM驗證方法學(xué)在SoC芯片驗證中的應(yīng)用。
          • 關(guān)鍵字: OpenVera驗證語言  RVM驗證方法學(xué)  SOC設(shè)計  

          用于SOC的SPI接口設(shè)計與驗證

          • 摘要:給出了一個可用于SoC設(shè)計的SPI接口IP核的RTL設(shè)計與功能仿真。采用AMBA 2.0總線標(biāo)準(zhǔn)來實現(xiàn)SPI接口在外部設(shè)備和內(nèi)部系統(tǒng)之間進(jìn)行通信,在數(shù)據(jù)傳輸部分,摒棄傳統(tǒng)的需要一個專門的移位傳輸寄存器實現(xiàn)串/并轉(zhuǎn)換的
          • 關(guān)鍵字: SPI協(xié)議  AMBA總線  SOC設(shè)計  數(shù)據(jù)傳輸  

          設(shè)計服務(wù)走前端 Synapse Design滿足SOC設(shè)計最佳化

          •   隨著晶片設(shè)計愈趨困難,過去半導(dǎo)體產(chǎn)業(yè)興起了一個次產(chǎn)業(yè)為“設(shè)計服務(wù)”,其主要任務(wù)是要協(xié)助晶片業(yè)者減少設(shè)計時間與成本,以便在適當(dāng)?shù)臅r間點推出產(chǎn)品來因應(yīng)市場需求,這類業(yè)者當(dāng)以臺灣的智原與創(chuàng)意電子等公司為代表,不過這類業(yè)務(wù)并非只是臺灣業(yè)者的專長,來自于美國的Synapse Design,成立于2003年,同樣也是扮演設(shè)計服務(wù)的角色,所服務(wù)的客戶與應(yīng)用種類相當(dāng)廣泛且多元。   左為Synapse Design營運長暨共同創(chuàng)辦人Devesh Gautam,右為Synapse Desi
          • 關(guān)鍵字: SOC設(shè)計  晶片設(shè)計  

          大型SoC設(shè)計遇挑戰(zhàn) EDA產(chǎn)業(yè)迎來新變革

          •   隨著新一代4G智能手機(jī)與連網(wǎng)裝置邁向多核心設(shè)計,系統(tǒng)單芯片(System-on-Chip;SoC)憑藉著晶圓廠新一代制程的加持,提供更寬廣的設(shè)計空間,讓設(shè)計工程團(tuán)隊可在芯片中,根據(jù)不同的產(chǎn)品需求,將不同的數(shù)位/類比電路等多樣模組的硅智財(SiliconIntellectualProperty;IP)整合于單一個芯片上,使其具備更復(fù)雜與更完整系統(tǒng)功能。   SoC已經(jīng)一躍成為芯片設(shè)計業(yè)界的主流趨勢,而產(chǎn)品價值與競爭力則完全取決于復(fù)雜度、設(shè)計的可再用性,以及制程的良率。   今天IC設(shè)計工程團(tuán)
          • 關(guān)鍵字: SoC設(shè)計  EDA  

          利用8051內(nèi)核使SoC設(shè)計不再復(fù)雜的模擬仿真

          • 1概述隨著集成電路工藝技術(shù)的發(fā)展和EDA設(shè)計水平的迅速提高,基于知識產(chǎn)權(quán)IP(IntellectualProperty)核進(jìn)行系...
          • 關(guān)鍵字: 8051內(nèi)核  SoC設(shè)計  

          AVR IP核復(fù)用的FSPLC微處理器SOC設(shè)計

          • 1 引言隨著芯片集成程度的飛速提高,一個電子系統(tǒng)或分系統(tǒng)可以完全集成在一個芯片上,IC產(chǎn)業(yè)中形成了以片上系 ...
          • 關(guān)鍵字: AVR  IP核復(fù)用  FSPLC微處理器  SOC設(shè)計  

          特色C語言平臺 SoC設(shè)計最佳化(一)

          • 在設(shè)計上能減少結(jié)構(gòu)探索時間的C語言平臺,在結(jié)構(gòu)上如何以新思考突破?如何形成一個具有特色的C語言平臺,是的SoC ...
          • 關(guān)鍵字: C語言  SoC設(shè)計  

          傳授壓箱絕技:從SoC設(shè)計人員那都了解不到的功耗管理問題

          • 當(dāng)今的系統(tǒng)設(shè)計人員受益于芯片系統(tǒng)(SoC)設(shè)計人員在芯片級功耗管理上的巨大投入。但是對于實際能耗非常小的系 ...
          • 關(guān)鍵字: 壓箱絕技  SoC設(shè)計  功耗管理  

          Cadence為復(fù)雜SoC設(shè)計縮短時序收斂時程

          •   在加速復(fù)雜IC開發(fā)更容易的當(dāng)下,益華電腦(Cadence Design Systems, Inc.)發(fā)表 Tempus 時序 Signoff解決方案(Timing Signoff Solution),這是嶄新的靜態(tài)時序分析與收斂工具,精心設(shè)計讓系統(tǒng)晶片(System-on-Chip,SoC)開發(fā)人員能夠加速時序收斂,讓晶片設(shè)計更快速地投入制造流程。Tempus 時序Signoff解決方案意謂全新的時序signoff工具作法,讓客戶能夠縮短時序signoff收斂與分析,實現(xiàn)更快速的試產(chǎn),同時創(chuàng)造良率更高
          • 關(guān)鍵字: Cadence  SoC設(shè)計  

          魏少軍:切勿錯失超摩爾定律機(jī)會窗口

          •   摩爾定律確實是變慢了。依照摩爾定律,全球半導(dǎo)體的工藝制程技術(shù)平均每2年進(jìn)入一個新世代。但是從工藝微縮角度講,所有業(yè)界人士有一個共識,即半導(dǎo)體遲早會遇到技術(shù)上無法克服的物理極限,無論是10nm、7nm,還是5nm,極限必然存在。傳統(tǒng)的光學(xué)光刻技術(shù)還在向細(xì)微化延伸,目前利用193nm浸液式,加上兩次圖形曝光技術(shù)已經(jīng)可以實現(xiàn)20nm工藝技術(shù)的量產(chǎn)。但業(yè)界一致認(rèn)為下一代14nm可能是個坎兒,要么采用更復(fù)雜的三次圖形曝光技術(shù),但是那會大幅增加曝光次數(shù)和制造成本;或者采用具有革命性的14nmEUV光刻技術(shù),但工藝
          • 關(guān)鍵字: 摩爾定律  SoC設(shè)計  

          嵌入式存儲技術(shù)在SoC設(shè)計的應(yīng)用

          • 嵌入式存儲技術(shù)的發(fā)展已經(jīng)使得大容量DRAM和SRAM在目前的系統(tǒng)級芯片(SOC)中非常普遍。大容量存儲器和小容量 ...
          • 關(guān)鍵字: 嵌入式  存儲技術(shù)  SoC設(shè)計  
          共19條 1/2 1 2 »

          soc設(shè)計介紹

          您好,目前還沒有人創(chuàng)建詞條soc設(shè)計!
          歡迎您創(chuàng)建該詞條,闡述對soc設(shè)計的理解,并與今后在此搜索soc設(shè)計的朋友們分享。    創(chuàng)建詞條

          熱門主題

          SoC設(shè)計    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();