synplify 文章 進入synplify技術(shù)社區(qū)
FPGA設計：時序就是全部
- 當你的FPGA設計不能滿足時序要求時，原因也許并不明顯。解決方案不僅僅依賴于使用FPGA的實現(xiàn)工具來優(yōu)化設計從而滿足時序要求，也需要設計者具有明確目標和診斷/隔離時序問題的能力。設計者現(xiàn)在有一些小技巧和幫助來設置時鐘;使用像Synopsys Synplify Premier一樣的工具正確地設置時序約束;然后調(diào)整參數(shù)使之滿足賽靈思FPGA設計性能的目標。 會有來自不同角度的挑戰(zhàn)，包括： ● 更好的設計計劃，例如完整的和精確的時序約束和時鐘規(guī)范 ● 節(jié)約時間的設計技術(shù)，例如為更好的性能結(jié)
- 關(guān)鍵字： FPGA Synplify 時序
Synopsys新版Synplify FPGA綜合軟件提高基于FPGA原型驗證的效能
- 全球領(lǐng)先的電子器件和系統(tǒng)設計、驗證和制造軟件及知識產(chǎn)權(quán)（IP）供應商新思科技公司日前宣布：推出其最新版的Synplify Pro? 和Synplify? Premier 現(xiàn)場可編程門陣列（FPGA）綜合工具。Synplify 2012.03產(chǎn)品包括改進的綜合算法，它將運行時間提速最高達30%。此外，Synplify Premier軟件通過一種新的容錯并繼續(xù)功能而得到增強，以滿足FPGA設計師對快速周轉(zhuǎn)時間的需求；該軟件能使設計師在最后的硬件描述語言（HDL）編譯環(huán)節(jié)生成一份報告，并修正所有源自丟失或不正
- 關(guān)鍵字： 新思科技 Synplify FPGA
使用FPGA測試的一些有效方法(05-100)
- 隨著芯片設計技術(shù)越來越成熟,越來越多的產(chǎn)品選擇使用SoC的技術(shù)實現(xiàn)。然而,每一次流片不一定都能達到預期的效果。根據(jù)Synopsys公司統(tǒng)計,有超過60%的公司需要重新流片。在這個過程中浪費了大量的金錢,一次修正平均的花費就超過100萬美元。如果一旦錯過了商品推出的最佳時機,那么錯過市場機會的代價則以數(shù)千萬美元計,甚至更高。據(jù)統(tǒng)計,在需要respin的芯片中有43%是在前端的設計和實現(xiàn)的時候產(chǎn)生的邏輯功能錯誤。如何避免或減小如此高的風險是每一個設計單位思考的問題。
- 關(guān)鍵字： Synplicity Synplify
| 共5條 1/1 1 |
synplify介紹
您好，目前還沒有人創(chuàng)建詞條synplify!
歡迎您創(chuàng)建該詞條，闡述對synplify的理解，并與今后在此搜索synplify的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對synplify的理解，并與今后在此搜索synplify的朋友們分享。 創(chuàng)建詞條
synplify相關(guān)帖子
synplify資料下載
熱門主題
關(guān)于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473