tsclk 文章 進(jìn)入tsclk技術(shù)社區(qū)

硬件電路時(shí)序計(jì)算方法與應(yīng)用實(shí)例

• 　　摘要：本文針對(duì)高速電路設(shè)計(jì)中經(jīng)常面臨的時(shí)序問(wèn)題，提出了時(shí)序分析和計(jì)算方法，并結(jié)合SPI4.2接口給出了具體分析實(shí)例。 　　1 滿足接收端芯片的建立/保持時(shí)間的必要性 　　在高速數(shù)字電路設(shè)計(jì)中，由于趨膚效應(yīng)、臨近干擾、電流高速變化等因素，設(shè)計(jì)者不能單純地從數(shù)字電路的角度來(lái)審查自己的產(chǎn)品，而要把信號(hào)看作不穩(wěn)定的模擬信號(hào)。采用頻譜分析儀對(duì)信號(hào)分析，可以發(fā)現(xiàn)，信號(hào)的高頻譜線主要來(lái)自于信號(hào)的變化沿而不是信號(hào)頻率。例如一個(gè)1MHz的信號(hào)，雖然時(shí)鐘周期為1微秒，但是如果其變化沿上升或下降時(shí)間為納秒級(jí)，則在頻譜儀
• 關(guān)鍵字： DATA  源同步系統(tǒng)  數(shù)據(jù)類(lèi)信號(hào)  時(shí)序  TSCLK  201412