3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          




          
  
          
    
          
      
          
        
          
          
          VHDL
          
        
          
        
           
          
          HDL(Hardware Description Language)，是硬件描述語言。顧名思義，硬件描述語言就是指對硬件電路進行行為描述、寄存器傳輸描述或者結構化描述的一種新興語言。HDL文本輸入硬件描述語言是用文本的形式描述硬件電路的功能，信號連接關系以及時序關系。它雖然沒有圖形輸入那么直觀，但功能更強，可以進行大規模，多個芯片的數字系統的設計。常用的HDL有ABEL，VHDL和Verilog HDL等。
          
          
          在集成電路設計（特別是超大規模集成電路的計算機輔助設計）的電子設計自動化領域中，Verilog是一種硬件描述語言，可以用它來對電子系統進行描述。Verilog是電氣電子工程師學會（IEEE）標準之一。
          
          
          Verilog能夠在多種抽象級別對數字邏輯系統進行描述：既可以在晶體管級、邏輯門級進行描述，也可以在寄存器傳輸級對電路信號在寄存器之間的傳輸情況進行描述。除了對電路的邏輯功能進行描述，Verilog代碼還能夠被用于邏輯仿真、邏輯綜合，其中后者可以把寄存器傳輸級的Verilog代碼轉換為邏輯門級的網表，從而方便在現場可編程邏輯門陣列上實現硬件電路，或者讓硬件廠商制造具體的專用集成電路。設計人員還可以利用Verilog的擴展部分Verilog-AMS進行模擬電路和混合信號集成電路的設計。
          
          
          · Verilog HDL和VHDL的比較
          
            · 
          關于學習verilog
          
        
          
      
          
      
          
        
          
          
          VHDL語言教程
          
        
          
        
          
          
          
          
          
          
        
          
      
          
      
          
        
          
          
          VHDL案例
          
        
          
        
          
          
          
          
          
          
        
          
      
          
      
          
        
          
          
          VHDL下載
          
        
          
        
          
          
          
          
          
          
        
          
      
          
      
          
        
          
          
          Verilog視頻教程
          
        
          
        
          
          
          
          
          
          
        
          
      
          
    
          
    
          
    
	
          
	
          
		
          最新
          
	
          
	
          						
		
		
          
	
          

          	
      
          
        
          
          
          基本知識
          
        
          
        
          
          
          
          
          
          
        
          
      
          
    
	

          
	
          熱門技術
          
	
          
		
          
		
		
          
	
          

          
	
    
          
  
          
  
          
    
	
          
					
          
						
          評論
          
					
          
					
          						
				
          	
				
          	
					
					

          
					
					
          驗證碼： 
					
          
					
          
						
					
          
				
          	
				
          
												
          
					
          20# EEPW網友 說：2017-04-11 14:44
          
					
          有誰會用bitstream生成verilog代碼？急 急 急
          
														
				
          
				
          
												
          
					
          19# kly2014 說：2015-03-02 13:46
          
					
          d
          
														
				
          
				
          
												
          
					
          18# soothmusic 說：2014-07-20 06:11
          
					
          回答17# wyf86：
          
Verilog HDL是硬件描述語言的一種，用于數字電子系統設計。它允許設計者用它來進行各種級別的邏輯設計，可以用它進行數字邏輯系統的仿真驗證、時序分析、邏輯綜合。它是目前應用最廣泛的一種硬件描述語言之一。
          
														
				
          
				
          
												
          
					
          17# wyf86 說：2014-07-19 22:29
          
					
          什么是Verilog HDL？
          
														
				
          
				
          
												
          
					
          16# EEPW521 說：2014-06-18 22:13
          
					
          回答15# eepwlover：
          
task和function說明語句分別用來定義任務和函數。利用任務和函數可以把一個很大的程序模塊分解成許多較小的任務和函數便于理解和調試。輸入、輸出和總線信號的值可以傳入或傳出任務和函數。
          
														
				
          
				
          
												
          
					
          15# eepwlover 說：2014-06-17 21:28
          
					
          Verilog HDL硬件描述語言：task和function說明語句區別是什么？
          
														
				
          
				
          
												
          
					
          14# 活詞典 說：2014-05-19 21:39
          
					
          一般來說，進入FPGA的信號必須先同步，以提高系統工作頻率（板級）。
          
														
				
          
				
          
												
          
					
          13# wyf86 說：2014-04-15 22:47
          
					
          回答12# soothmusic：
          
可以啊，本來就支持這些
          
														
				
          
				
          
												
          
					
          12# soothmusic 說：2014-04-14 22:54
          
					
          Verilog能夠在多種抽象級別對數字邏輯系統進行描述？
          
														
				
          
				
          
												
          
					
          11# wyf86 說：2014-02-17 22:38
          
					
          C語言與Verilog 配合使用可以做出好設計
          
														
				
          
				
          
												
          
					
          10# wyf86 說：2013-11-07 21:18
          
					
          回答9# soothmusic：
          
也沒那么難，學學EEPW上的資料，很快上手。
          
														
				
          
				
          
												
          
					
          9# soothmusic 說：2013-11-06 22:08
          
					
          Verilog的邏輯描述能力很強，不容易學習吧？
          
														
				
          
				
          
												
          
					
          8# 活詞典 說：2013-10-05 22:34
          
					
          回答7# 云端：
          
波形與時延產生機制、設計的結構組成、數據流特性、行為特性等。
          
														
				
          
				
          
												
          
					
          7# 云端 說：2013-10-04 21:42
          
					
          Verilog HDL有哪些描述能力？
          
														
				
          
				
          
												
          
					
          6# soothmusic 說：2013-09-30 21:57
          
					
          回答5# eepwlover：
          
很容易啊，Verilog HDL，就是在C基礎上發展起來的一種硬件描述語言啊。
          
														
				
          
				
          
												
          
					
          5# eepwlover 說：2013-09-29 23:03
          
					
          會了C語言，再學Verilog HDL難不難呢？
          
														
				
          
				
          
												
          
					
          4# soothmusic 說：2013-09-25 22:10
          
					
          回答3# eepwlover：
          
是的，Verilog AMS，也是一種硬件描述語言，用于模擬電子設計的。
          
														
				
          
				
          
												
          
					
          3# eepwlover 說：2013-09-24 20:28
          
					
          前段時間，在論壇看到了Verilog AMS，這也是一種硬件語言嗎？用在哪里？
          
														
				
          
				
          
												
          
					
          2# 云端 說：2013-09-22 22:17
          
					
          Verilog，有沒有可用的編程語言接口？
          
											
          EEPW521回答:2013-09-23
          
						
          有啊，通過該編程語言接口，可以在驗證、模擬期間，從外部訪問設計，包括模擬的運行和控制。

          
														
				
          
				
          
												
          
					
          1# wyf86 說：2013-09-11 22:34
          
					
          Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發出來的。
          
														
				
          
				
          
												
          
					more>>>
				
          
			
          
		
          	
  
          

          

          
	







	





          



          

	

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();