3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	aes-100
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          基于FPSLIC設計的DES解密和AES的分組加解密的實現(xiàn)
          
                                                            
            
                    	
          • 　　1 引言　　美國Atmel公司生產(chǎn)的AT94K系列芯片是以Atmel0.35的5層金屬CMOS工藝制造。它基于SRAM的FPGA、高性能準外設的Atmel8位RISCAVR單片機。另外器件中還包括擴展數(shù)據(jù)和程序SRAM及器件控制和管理邏輯。圖1-1是
            • 
                    	                        
          • 關(guān)鍵字：
                        解密  AES  實現(xiàn)  分組  DES  FPSLIC  設計  基于                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          頻率范圍為1KHZ~100KHZ的自動跟蹤90度相位移相器
          
                                                            
            
                    	
          • 電路的功能移相電路的種類很多，在低頻范圍內(nèi)，可使用由OP放大器和電容、電阻（CR）構(gòu)成的移相器。為了移相90度，必須建立W=1/CR的關(guān)系，輸入頻率改變時，相移量也與之成比例地變化。這種移相器只能在頻率固定的條件
            • 
                    	                        
          • 關(guān)鍵字：
                        KHZ  100  頻率范圍  自動跟蹤                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          把1NA~100UA的電流轉(zhuǎn)換成0.1HZ~10KHZ的電流-頻率轉(zhuǎn)
          
                                                            
            
                    	
          • IIN/C1（V/S），1UA電流為10的負6次方/800*10的負12次方=1.25*10的6次方V/S，穿越-5.6~+5.6V的時間林約是9MS，頻率為111HZ。實際上必須加上上升時間，所以振蕩頻率大約為100HZ。因為C1的微調(diào)很困難，所以允許A2的正反
            • 
                    	                        
          • 關(guān)鍵字：
                        100  0.1  KHZ  電流                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          可用100UA電流測量100M電阻的微電阻測量電路
          
                                                            
            
                    	
          • 電路的功能測量開關(guān)或接線柱類的接點電阻時，必須使用微電阻測量電路，特別是測量信號電平小的印刷電路板的接線柱，若不使用微電流測量就不可能實現(xiàn)。本電路組成為自鎖放大器，采用了高增益放大器，可用100UA測量電流
            • 
                    	                        
          • 關(guān)鍵字：
                        100M  100  UA  電流測量                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          傳輸頻帶為DC-100KHZ的DC伺服隔離放大器
          
                                                            
            
                    	
          • 電路的功能模擬信號中混入比較多的共模電壓噪聲時，為使傳感器等的輸入信號浮地，可采用本電路。目前使用較多的是微型等的輸入信號浮地，可采用本電路。目前使用較多的是微型組件，這些放大器內(nèi)部由DC-DC轉(zhuǎn)換器和調(diào)幅
            • 
                    	                        
          • 關(guān)鍵字：
                        100  KHZ  DC  傳輸                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          帶寬為100MHZ的超寬帶DC放大器
          
                                                            
            
                    	
          • 電路的功能高速A-D轉(zhuǎn)換器采用快捷式，但由于輸入電阻小，所以必須加緩沖放大器。本電路是一種適用于放大高速脈沖信號的超寬帶放大器。CLC221A芯片性能良好，轉(zhuǎn)換速度為6500V/US、TR=TF=2.1NS，-3DB帶寬為170MHZ，失調(diào)
            • 
                    	                        
          • 關(guān)鍵字：
                        100  MHZ  帶寬  超寬帶                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
           可以設定1、10、100、1000倍數(shù)放大倍數(shù)的可編程放
          
                                                            
            
                    	
          • 電路的功能該電路是一種由CPU控制的輸入4個數(shù)據(jù)來設定*1、*10、*100、*1000倍的DC放大器。從電路圖即可看出，用來切換放大倍數(shù)的模擬開關(guān)被直接接在OP放大器的輸入端子上，所以這種放大器是一種不因通態(tài)電阻而產(chǎn)生誤
            • 
                    	                        
          • 關(guān)鍵字：
                        1000  100  設定  放大                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          AES算法中S-box和列混合單元的優(yōu)化及FPGA技術(shù)實現(xiàn)
          
                                                            
                                        
            
                    	
          • AES算法中S-box和列混合單元的優(yōu)化及FPGA技術(shù)實現(xiàn),1 S-box的優(yōu)化設計

            在AES標準算法中定義了兩個較大的列表。S-box和逆S-box。將S-box用于兩個應用：字節(jié)替代和密鑰擴展。而逆S-box則用于逆字節(jié)替代。這兩個列表是不相同的，因此必須建立兩個不同的ROM(256×8 b)，
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  技術(shù)  實現(xiàn)  優(yōu)化  單元  算法  S-box  混合  AES                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          在28-nm FPGA 上實現(xiàn)集成100-GbE 交換解決方案
          
                                                            
            
                    	
          • 隨著高速100-GbE 通信網(wǎng)絡標準的完成，交換功能在互聯(lián)網(wǎng)正常運行中扮演了重要角色。網(wǎng)絡總流量每6個月翻倍，通過多種協(xié)議進行傳送，網(wǎng)絡越來越復雜，交換體系結(jié)構(gòu)面臨很大的挑戰(zhàn)。目前的單芯片體系結(jié)構(gòu)無法滿足越來越大的帶寬和復雜度要求，因此，需要開發(fā)高效算法和交換體系結(jié)構(gòu)，以滿足高速網(wǎng)絡需求。Stratix V FPGA 支持硬件設計人員在下一代交換機和路由器中集成100-GbE 元件，在系統(tǒng)中均衡的分配數(shù)據(jù)，確保QoS。
詳情參見 http://share.eepw.com.cn/share/downlo
            • 
                    	                        
          • 關(guān)鍵字：
                        28-nm  FPGA   100-GbE 交換                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          在28-nm FPGA 上實現(xiàn)100-Gbit OTN 復用轉(zhuǎn)發(fā)器解決方案
          
                                                            
            
                    	
          • 視頻和寬帶無線技術(shù)對帶寬越來越高的要求使得通信網(wǎng)絡承受了很大的壓力。目前的10-Gbit OTN 基礎設備通道容量接近了極限，面臨帶寬耗盡的問題。面對越來越高的資本支出和運營支出以及不斷下滑的利潤，服務提供商轉(zhuǎn)向了100-Gbit OTN 解決方案，將目前的10-Gbit 網(wǎng)絡容量提高10 倍。但是，還有很多在用的低速率OTN、SONET、以太網(wǎng)和存儲系統(tǒng)，這需要通過100-Gbit OTN 復用轉(zhuǎn)發(fā)器將這些系統(tǒng)置入到新的基礎光設施中。Altera Stratix V FPGA 系列采用了多項關(guān)鍵創(chuàng)新技術(shù)
            • 
                    	                        
          • 關(guān)鍵字：
                        28-nm  FPGA  100-Gbit OTN   復用轉(zhuǎn)發(fā)器                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          Atmel推出單芯片AES-128防盜器和遙控無匙門禁AVR微控制器
          
                                                            
            
                    	
          • 　　微控制器和觸控方案領(lǐng)導廠商愛特梅爾公司(Atmel Corporation)宣布推出全新單芯片AES-128防盜器和遙控無匙門禁AVR®微控制器，適合于汽車混合密匙應用。此混合密匙應用可為汽車制造商和消費者提供一個非?？释囊子?、完全集成的方案。愛特梅爾的ATA5798主要面向大批量、單向 (uni-directional) 汽車密匙應用，并同時集成有防盜器 (immobilizer) 和遙控無匙門禁功能。防盜器是一個安裝在汽車的電子設備，如果沒有正確的汽車密匙 (或其他代匙)，將無法啟動引擎
            • 
                    	                        
          • 關(guān)鍵字：
                        Atmel  AVR  微控制器  AES-128                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          在40G/100G 應用中使用10-Gbps收發(fā)器
          
                                                            
            
                    	
          •   本白皮書介紹向100G 接口過渡的關(guān)鍵推動力量，以及怎樣利用FPGA 特有的功能來實現(xiàn)這一高速接口。數(shù)據(jù)中心以及核心網(wǎng)系統(tǒng)中新出現(xiàn)的40GbE 和100GbE 標準主要依靠FPGA 來鏈接本系統(tǒng)和其他協(xié)議的基礎設備。Stratix IV
            • 
                    	                        
          • 關(guān)鍵字：
                        Gbps  100  40  10                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于CPCI總線10／100 Mb／s以太網(wǎng)卡的設計與實現(xiàn)
          
                                                            
            
                    	
          • 0 引 言
            基于PCI總線的以太網(wǎng)控制器是現(xiàn)在以致將來網(wǎng)絡應用方面的一個主要發(fā)展方向。8位ISA網(wǎng)卡目前已被淘汰，市場上常見的是16位ISA接口的10 Mb／s網(wǎng)卡，它的惟一好處就是價格低廉，適合于一些如網(wǎng)吧等要求不高
            • 
                    	                        
          • 關(guān)鍵字：
                        CPCI  100  總線  以太網(wǎng)                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          加密和密鑰機制是確保RFID數(shù)據(jù)安全重要手段
          
                                                            
            
                    	
          • 　　RFID技術(shù)具有信息自動采集和可追溯的重要特性，其應用是提高產(chǎn)品質(zhì)量和安全生產(chǎn)水平的重要輔助手段之一。就RFID產(chǎn)業(yè)鏈本身來講，從芯片的開發(fā)、鑲套封裝到卡片制造，從讀寫機具與系統(tǒng)軟件的研制開發(fā)到系統(tǒng)集成、行業(yè)應用，RFID與其他IT類產(chǎn)品沒有什么本質(zhì)區(qū)別，但由于RFID具有應用領(lǐng)域廣、技術(shù)新等特點，對其產(chǎn)品質(zhì)量和安全性也有獨特的需求，主要體現(xiàn)在寬泛的應用領(lǐng)域和高可靠的使用要求上。
　　RFID技術(shù)應用領(lǐng)域廣，低頻和高頻應用相對成熟，但代表技術(shù)發(fā)展方向的超高頻應用目前還鮮有大規(guī)模的行業(yè)應用，讀寫器等設
            • 
                    	                        
          • 關(guān)鍵字：
                        RFID  標簽  AES                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于FPGA的AES算法芯片設計實現(xiàn)
          
                                                            
            
                    	
          • 引言密碼模塊作為安全保密系統(tǒng)的重要組成部分，其核心任務就是加密數(shù)據(jù)。分組密碼算法AES以其高效率、低開銷、實現(xiàn)簡單等特點目前被廣泛應用于密碼模塊的研制中。密碼模塊一般被設計成外接在主機串口或并口的一個硬件
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  AES  算法  設計實現(xiàn)                            
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共71條
	4/5		|‹
			«
														1																2																3																4																5							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務 - 
        		企業(yè)會員服務 - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();