aiot soc 文章進(jìn)入aiot soc技術(shù)社區(qū)

SoC設(shè)計：復(fù)雜性為驗(yàn)證提出更高要求

由于片上系統(tǒng)(SoC)設(shè)計變得越來越復(fù)雜，驗(yàn)證面臨著巨大的挑戰(zhàn)。大型團(tuán)隊不斷利用更多資源來尋求最高效的方法，從而將新的方法學(xué)與驗(yàn)證整合在一起，并最終將設(shè)計與驗(yàn)證整合在一起。雖然我們知道實(shí)現(xiàn)驗(yàn)證計劃幾乎占去了整個芯片設(shè)計工作的2/3，但是我們還是發(fā)現(xiàn)有團(tuán)隊遲交芯片，錯過計劃的流片最終期限。這種疏忽可能造成嚴(yán)重的商業(yè)后果，因?yàn)檫@意味著硬件和軟件錯誤經(jīng)常被遺漏，直到設(shè)計周期的晚期。為了創(chuàng)建一個全面的驗(yàn)證解決方案，我們首先必須認(rèn)識到設(shè)計工程師和驗(yàn)證工程師所面臨的分歧和挑戰(zhàn)。在這個過程中，我們發(fā)現(xiàn)某些
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SoC 復(fù)雜性片上系統(tǒng) SoC ASIC

基于RVM的層次化SoC芯片平臺的設(shè)計及應(yīng)用

本文介紹了Synopsys的RVM驗(yàn)證方法學(xué)，采用Vera硬件驗(yàn)證工具以及OpenVera驗(yàn)證語言建立目標(biāo)模型環(huán)境，自動生成激勵，完成自核對測試、覆蓋率分析等工作。
關(guān)鍵字： RVM SoC 芯片

三種常用SoC片上總線的分析與比較

嵌入式系統(tǒng)是當(dāng)今計算機(jī)工業(yè)發(fā)展的一個熱點(diǎn)。隨著超大規(guī)模集成電路的迅速發(fā)展，半導(dǎo)體工業(yè)進(jìn)入深亞微米時代，器件特征尺寸越來越小，芯片規(guī)模越來越大，可以在單芯片上集成上百萬到數(shù)億只晶體管。如此密集的集成度使我們現(xiàn)在能夠在一小塊芯片上把以前由CPU和若干I/O接口等數(shù)塊芯片實(shí)現(xiàn)的功能集成起來，由單片集成電路構(gòu)成功能強(qiáng)大的、完整的系統(tǒng)，這就是我們通常所說的片上系統(tǒng)SoC（System on Chip）。由于功能完整，SoC逐漸成為嵌入式系統(tǒng)發(fā)展的主流。　　SoC相比板上系統(tǒng)，具有許
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SoC 總線 Avalon 嵌入式

基于模式的SoC設(shè)計方法研究

引　言　　SoC(system on chip) 是微電子技術(shù)發(fā)展的一個新的里程碑，SoC不再是一種功能單一的單元電路，而是將信號采集、處理和輸出等完整的系統(tǒng)集成在一起，成為一個有專用目的的電子系統(tǒng)單片。其設(shè)計思想也有別于IC，在一個或若干個單片上完成整個系統(tǒng)的功能。　　SoC開發(fā)和設(shè)計存在一些問題，如描述語言不統(tǒng)一、抽象層次低、仿真速度慢、可重用性差、設(shè)計性能無法保障、RTL級發(fā)現(xiàn)的問題需要重新進(jìn)行整個的設(shè)計流程才能解決，因此SoC的建模與設(shè)計的方法成為當(dāng)前刻不容緩的課題。上述種種問題與曾經(jīng)困
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SoC 面向?qū)ο?/a> SystemC 嵌入式

擴(kuò)大ARM SoC的驗(yàn)證覆蓋縮短仿真時間

驗(yàn)證復(fù)雜的SoC設(shè)計要耗費(fèi)極大的成本和時間。據(jù)證實(shí)，驗(yàn)證一個設(shè)計所需的時間會隨著設(shè)計大小的增加而成倍增加。在過去的幾年中，出現(xiàn)了很多的技術(shù)和工具，使驗(yàn)證工程師可以用它們來處理這類問題。但是，這些技術(shù)中很多基于動態(tài)仿真，并依靠電路操作來發(fā)現(xiàn)設(shè)計問題，因此設(shè)計者仍面臨為設(shè)計創(chuàng)建激勵的問題。　　設(shè)計者可以使用運(yùn)行在處理器上的固件作為驗(yàn)證仿真激勵的一部分，這也是目前通常采用的方法----使用全功能處理器模型。與在HDL中編寫激勵相比，固件作為激勵速度更快，并且更容易創(chuàng)建
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) ARM SoC 仿真嵌入式

如何利用嵌入式軟件設(shè)計SoC

美國Globalpress公司舉辦的2007電子高峰會議上，舉辦了一場SoC(系統(tǒng)芯片)的專題討論會：設(shè)計師如何利用嵌入式軟件作為SoC器件設(shè)計的關(guān)鍵。會議上的專家各抒己見。　　完整方案比單個硬件重要主持人: Gartner公司的高級分析師John Barber軟件在嵌入式產(chǎn)品中的份量越來越重。自2000年來，價值觀念發(fā)生了巨大的變化，2000年以前，主張是器件，即讓我們的器件與競爭對手的性能、品質(zhì)進(jìn)行對比具有優(yōu)勢，這就是那時形成鮮明特色的關(guān)鍵?，F(xiàn)今，制造商和客戶需要的是解決方案，而不僅僅是器件。我的價值
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0707_A 雜志_技術(shù)長廊 SoC

基于RVM的層次化SoC芯片驗(yàn)證平臺設(shè)計及應(yīng)用

本文以SIM卡控制模塊的功能驗(yàn)證為例，介紹了運(yùn)用Synopsys Vera驗(yàn)證工具以及RVM驗(yàn)證方法學(xué)快速高效地搭建高質(zhì)量驗(yàn)證平臺的方法。文中詳細(xì)介紹了RVM驗(yàn)證方法學(xué)以及RVM驗(yàn)證平臺的結(jié)構(gòu)。
關(guān)鍵字： RVM SoC 芯片驗(yàn)證平臺設(shè)計

Nios SoC系統(tǒng)中的BCH編解碼IP核的設(shè)計

引言　　循環(huán)碼是最重要的一類線性分組糾錯碼，而BCH碼又是目前發(fā)現(xiàn)的性能很好且應(yīng)用廣泛的循環(huán)碼，它具有嚴(yán)格的代數(shù)理論，對它的理論研究也非常透徹。BCH碼的實(shí)現(xiàn)途徑有軟件和硬件兩種。軟件實(shí)現(xiàn)方法靈活性強(qiáng)且較易實(shí)現(xiàn)，但硬件實(shí)現(xiàn)方法的工作速度快，在高數(shù)據(jù)速率和長幀應(yīng)用場合時具有優(yōu)勢。FPGA(現(xiàn)場可編程門陣列)為DSP算法的硬件實(shí)現(xiàn)提供了很好的平臺，但如果單獨(dú)使用一片F(xiàn)PGA實(shí)現(xiàn)BCH編解碼，對成本、功耗和交互速度都不利。最新的SoC(片上系統(tǒng))設(shè)計方法可以很好地解決這個問題。
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Nios SoC BCH編解碼 IP核

“首個”無線傳感器網(wǎng)絡(luò)SoC問世

Dust Networks公司在Electronica大會上發(fā)布了世上首個無線傳感器網(wǎng)絡(luò)系統(tǒng)級芯片(SoC)。Dust Networks在這張名為“智能塵?！钡男酒霞闪藰?gòu)建分配式傳感器網(wǎng)絡(luò)所需的所有硬件和軟件功能，并表示它的功耗比Zigbee要低5倍，使系統(tǒng)不再需要路由器，而且使在現(xiàn)有網(wǎng)絡(luò)上添加新傳感器的總成本降低了10倍。 Dust Networks公司創(chuàng)始人之一，電氣工程師Rob Conant說：“我們的ASIC的功耗比使用802.15.4無線電
關(guān)鍵字：傳感器傳感器專題無線 SoC ASIC

Bluesocket借助Wind River Linux平臺加快產(chǎn)品上市速度

全球領(lǐng)先的設(shè)備軟件優(yōu)化（DSO）廠商風(fēng)河系統(tǒng)公司日前宣布，Bluesocket通過采用Wind River Platform for Network Equipment, Linux Edition，顯著加快了產(chǎn)品上市速度，并且能夠更專注于其核心競爭力的提高。Wind River Platform for Network Equipment, Linux Editio
關(guān)鍵字： Bluesocket Linux River Wind 單片機(jī) 嵌入式系統(tǒng) SoC ASIC

瑞薩開發(fā)出具有45nm及以上工藝的微處理器和SoC器件

瑞薩科技布，開發(fā)出一種具有45 nm（納米）及以上工藝的微處理器和SoC（系統(tǒng)級芯片）器件、低成本制造能力的超高性能晶體管技術(shù)。新技術(shù)利用瑞薩開發(fā)的專有混合結(jié)構(gòu)（在2006年12月以前發(fā)布的一種先進(jìn)技術(shù)）改善了CMIS（注1）晶體管的性能。瑞薩已經(jīng)在2007年6月12日于日本京都舉行的2007年超大規(guī)模集成電路技術(shù)專題研討會（2007 Symposium on VLSI Technology）上闡述了這一新的、增強(qiáng)的混合結(jié)構(gòu)，并演示了測試數(shù)據(jù)。像以前的技
關(guān)鍵字： SoC ASIC

統(tǒng)一功率格式降低SoC的功耗

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： Synopsys公司統(tǒng)一功率格式 SoC

瑞薩推出用于汽車導(dǎo)航系統(tǒng)的高性能第三代SoC SH7775

　　瑞薩科技公司（Renesas Technology Corp.）宣布，推出適用于下一代汽車導(dǎo)航系統(tǒng)等高性能汽車信息系統(tǒng)的SoC解決方案SuperH™*1系列SH7775。樣品交付將于2007年7月從日本開始。　　SH7775集成了SuperH系列的頂級SH-4A CPU內(nèi)核，具有1GIPS的（每秒十億條指令）以上的高處理性能。該器件是一款高性能SoC（系統(tǒng)級芯片）產(chǎn)品，集成了許多汽車導(dǎo)航系統(tǒng)所需的全面外設(shè)功能。其中包括專為地圖繪制優(yōu)化的新開發(fā)的圖形引擎、用于高水平繪圖處理的3D圖形引擎
關(guān)鍵字： SH7775 SoC 汽車導(dǎo)航系統(tǒng) 汽車電子瑞薩 SoC ASIC 汽車電子

基于ADSP-BF537的視頻SOC驗(yàn)證方案設(shè)計

基于ADSP-BF537的視頻SOC驗(yàn)證方案設(shè)計,本文介紹一種利用嵌入Blackfin處理器的ADSP-BF537作為處理器進(jìn)行SoC的FPGA實(shí)時驗(yàn)證的方案及其總線接口轉(zhuǎn)換模塊的設(shè)計。
關(guān)鍵字：驗(yàn)證方案設(shè)計 SOC 視頻 ADSP-BF537 基于

Zarlink上市RF收發(fā)器SoC面向人體醫(yī)療器件

加拿大卓聯(lián)半導(dǎo)體(ZarlinkSemiconductorLimited)上市了面向植入人體的醫(yī)療器件的RF收發(fā)器SoC（系統(tǒng)芯片）“ZL70101”。主要用于心臟起搏器、心臟除顫器、藥泵和生理監(jiān)測儀。配備最高數(shù)據(jù)處理速度為800kbit/秒的MAC（MediaAccessController）。利用MICS（MedicalImplantCommunicationService）使用的402～405MHz頻帶工作。新產(chǎn)品配備有“wake-up”信號接收器，將睡眠模式下的消耗電流控制
關(guān)鍵字： RF Zarlink 收發(fā)器 SoC ASIC 醫(yī)療電子芯片