aiot soc 文章進(jìn)入aiot soc技術(shù)社區(qū)

SoC系統(tǒng)描述與SystemC

摘要：隨著VLSI工藝技術(shù)的發(fā)展，為了縮短開(kāi)發(fā)周期，提高設(shè)計(jì)的可預(yù)見(jiàn)性，SoC設(shè)計(jì)已經(jīng)成為迫切需求。本文將比較C++、VHDL和SystemC，說(shuō)明SystemC是一種非常好的系統(tǒng)描述語(yǔ)言。同時(shí)利用C++和VHDL的語(yǔ)法來(lái)深入介紹SystemC的語(yǔ)法。引言在早期的集成電路設(shè)計(jì)過(guò)程中，由于低抽象層次的設(shè)計(jì)問(wèn)題比高抽象層次的設(shè)計(jì)問(wèn)題手工處理更難，這迫使研究者首先把注意力集中到低層次設(shè)計(jì)問(wèn)題上。例如：電路仿真、布局、布線和布局規(guī)劃。隨著低層次設(shè)計(jì)問(wèn)題變得易于處理，邏輯仿
關(guān)鍵字： SystemC SoC ASIC

以系統(tǒng)為中心的全層次納米級(jí)SoC設(shè)計(jì)方法學(xué)

引言2003年SoC的收入達(dá)到了310億美元，隨著通信行業(yè)及個(gè)人電子設(shè)備市場(chǎng)的快速發(fā)展，這一數(shù)字有望在2008年再翻上一番。其主要應(yīng)用領(lǐng)域包括：數(shù)字蜂窩式移動(dòng)電話及基礎(chǔ)設(shè)施、存儲(chǔ)設(shè)備、視頻游戲機(jī)、消費(fèi)類(lèi)顯示設(shè)備、圖形卡、數(shù)字電視、個(gè)人電腦用主板、寬帶接入設(shè)備以及DVD等。個(gè)人電子設(shè)備需求的持續(xù)上升表示SoC設(shè)計(jì)正發(fā)展到一個(gè)轉(zhuǎn)折點(diǎn)，因?yàn)榇祟?lèi)系統(tǒng)的產(chǎn)品壽命一般都不會(huì)超過(guò)一年，而新產(chǎn)品的問(wèn)世周期為兩年。研究表明，一項(xiàng)高科技新產(chǎn)品只要延遲上市6個(gè)月，其生命周期內(nèi)的收入就要減少大概30%。而且，近年來(lái)這種商業(yè)影響有
關(guān)鍵字： Cadence SoC ASIC

測(cè)試復(fù)雜的多總線SoC器件

使用多個(gè)復(fù)雜的總線已經(jīng)成為系統(tǒng)級(jí)芯片(SoC)器件的標(biāo)準(zhǔn)，這種總線結(jié)構(gòu)的使用使測(cè)試工程師面臨處理多個(gè)時(shí)鐘域問(wèn)題的挑戰(zhàn)。早期器件的測(cè)試中，工程師可以依賴某些自動(dòng)化測(cè)試設(shè)備(ATE)的雙時(shí)域能力測(cè)試相對(duì)簡(jiǎn)單的總線結(jié)構(gòu)。目前測(cè)試工程師面臨更復(fù)雜的SoC器件，這些器件反應(yīng)了越來(lái)越多使用多個(gè)高速總線結(jié)構(gòu)的趨勢(shì)。使用有效的技術(shù)和下一代測(cè)試系統(tǒng)，如Credence(科利登)的Octet，測(cè)試工程師能夠成功地管理與復(fù)雜SoC器件(如北橋器件)中多總線結(jié)構(gòu)相關(guān)的獨(dú)立時(shí)鐘域。通過(guò)掌握ATE的能力，測(cè)試開(kāi)發(fā)過(guò)程中，測(cè)試工程師能
關(guān)鍵字： SoC SoC ASIC

低功耗SoC存儲(chǔ)器設(shè)計(jì)選擇

當(dāng)今的設(shè)計(jì)師面對(duì)無(wú)數(shù)的挑戰(zhàn)：一方面他們必須滿足高技術(shù)產(chǎn)品不斷擴(kuò)展的特性需求，另一方面卻不得不受到無(wú)線和電池裝置的電源限制。沒(méi)有任何技術(shù)在這方面的要求比SoC的設(shè)計(jì)更為明顯，在這種設(shè)計(jì)中，高級(jí)工藝比從前復(fù)雜的多。然而，上述技術(shù)造成了新的電源問(wèn)題?，F(xiàn)代SoC系統(tǒng)的關(guān)鍵之一就是：嵌入存儲(chǔ)器在芯片中的比例在不斷增長(zhǎng)。當(dāng)存儲(chǔ)器開(kāi)始主導(dǎo)SoC時(shí)，應(yīng)用節(jié)能技術(shù)使存儲(chǔ)器獲得系統(tǒng)電源變得十分重要。重要問(wèn)題之一就是：在系統(tǒng)結(jié)構(gòu)方面，是嵌入系統(tǒng)存儲(chǔ)器還是把存儲(chǔ)器放在SoC之外。在以前的技術(shù)中，電源不是要考慮的一個(gè)主要因素，而成
關(guān)鍵字： Mosys SoC ASIC

基于ARM內(nèi)核的手持設(shè)備SoC

摘要：本文研究并開(kāi)發(fā)了一款針對(duì)手持設(shè)備、內(nèi)嵌ARM7TDMI內(nèi)核的系統(tǒng)芯片。在設(shè)計(jì)這款芯片的過(guò)程中，MP3算法的軟硬件分割和芯片的低功耗設(shè)計(jì)是主要挑戰(zhàn)。本文介紹了該系統(tǒng)芯片的結(jié)構(gòu)，并著重介紹了軟硬件分割和低功耗設(shè)計(jì)技術(shù)。關(guān)鍵詞：系統(tǒng)芯片；低功耗；ARM；MP3 引言隨著半導(dǎo)體技術(shù)的進(jìn)步和芯片設(shè)計(jì)方法—IP重用技術(shù)的出現(xiàn)，SoC在消費(fèi)類(lèi)電子產(chǎn)品中已經(jīng)越來(lái)越普遍。本課題組去年啟動(dòng)了稱(chēng)為Garfield的SoC項(xiàng)目。Garfield定義為一款面向中低端PDA的
關(guān)鍵字： ARM MP3 低功耗系統(tǒng)芯片 SoC ASIC

利用SoC單片機(jī)的多功能數(shù)據(jù)采集卡

摘要：本文介紹了一種SoC單片機(jī)控制的多功能數(shù)據(jù)采集卡，在輸入通道中增加程控濾波、程控增益放大器和多級(jí)陷波電路，采集卡的功能選擇和參數(shù)改變均由SoC單片機(jī)軟件控制。本文給出了關(guān)鍵部分的電路圖、元件參數(shù)和實(shí)測(cè)數(shù)據(jù)。關(guān)鍵詞：SoC 單片機(jī)；程控放大；程控陷波引言目前大多數(shù)的數(shù)據(jù)采集卡并不能適應(yīng)工業(yè)控制現(xiàn)場(chǎng)或像野外那樣存在多種噪聲干擾的使用環(huán)境，特別是對(duì)50Hz工頻干擾及其諧波干擾無(wú)法起到抑制作用。在這種情況下，采集到的數(shù)據(jù)往往有很多錯(cuò)誤或者采集卡無(wú)法正常工作。本數(shù)據(jù)采
關(guān)鍵字： SoC 單片機(jī) 程控放大程控陷波 SoC ASIC

基于C*SoC200的32位稅控機(jī)專(zhuān)用系統(tǒng)芯片設(shè)計(jì)

摘要：本文首先介紹了一個(gè)32位嵌入式稅控機(jī)專(zhuān)用系統(tǒng)芯片C3118的功能、結(jié)構(gòu)和特點(diǎn)，然后分析了一個(gè)自動(dòng)化程度很高的SoC設(shè)計(jì)平臺(tái)——C*SoC200，對(duì)該平臺(tái)的主要結(jié)構(gòu)和功能進(jìn)行了分析。關(guān)鍵詞：IP；SoC；平臺(tái)；仿真引言2003年7月，中國(guó)國(guó)家質(zhì)量監(jiān)督檢驗(yàn)檢疫總局發(fā)布了由稅控機(jī)國(guó)家標(biāo)準(zhǔn)制定委員會(huì)制定的稅控收款機(jī)國(guó)家標(biāo)準(zhǔn)。并將陸續(xù)出臺(tái)一系列的管理法規(guī)。為了滿足國(guó)家標(biāo)準(zhǔn)的要求，各稅控機(jī)生產(chǎn)廠家都在積極使用32位MCU開(kāi)發(fā)符合新規(guī)范的稅控機(jī)。而32位的嵌入式稅控機(jī)專(zhuān)用
關(guān)鍵字： IP SoC 仿真平臺(tái) SoC ASIC

可重定位的基于事務(wù)的系統(tǒng)級(jí)驗(yàn)證

功能驗(yàn)證已經(jīng)成為開(kāi)發(fā)SoC的主要問(wèn)題。隨著一些復(fù)雜SoC的規(guī)模超過(guò)兩千萬(wàn)門(mén)，以及對(duì)開(kāi)發(fā)和集成嵌入式軟件的需求持續(xù)增加，軟件模擬器已經(jīng)力所不及。在設(shè)計(jì)過(guò)程需要幾百萬(wàn)個(gè)時(shí)鐘周期來(lái)充分測(cè)試和驗(yàn)證軟件功能的情況下，軟件仿真器的性能下降到1-5Hz。按照這種速率，軟件調(diào)試需要幾年的時(shí)間。如果設(shè)計(jì)項(xiàng)目組不能夠投入這么多的時(shí)間，則意味著SoC芯片制造出來(lái)之后，在加電后的幾秒內(nèi)就會(huì)出現(xiàn)錯(cuò)誤。基于事務(wù)的驗(yàn)證允許代表單個(gè)或者多個(gè)時(shí)鐘周期的大量數(shù)據(jù)不經(jīng)多次調(diào)用而直接進(jìn)入模擬器，極大地提高了模擬性能。到目前為止，驗(yàn)證環(huán)境都是基于
關(guān)鍵字： SoC

合理選擇SoC架構(gòu)

找到價(jià)格、性能和功耗的最佳結(jié)合點(diǎn)實(shí)際上就確保贏得了SoC設(shè)計(jì)，但說(shuō)起來(lái)容易做起來(lái)難。在實(shí)際可用的雙芯核架構(gòu)、可編程加速器和數(shù)百萬(wàn)門(mén)FPGA出現(xiàn)以前，一種80:20法則用起來(lái)很奏效：如果計(jì)算負(fù)荷的80%為數(shù)據(jù)處理，那么選擇RISC架構(gòu)，在RISC中實(shí)施信號(hào)處理。而當(dāng)今面臨太多的架構(gòu)選擇，差別甚微，用單一處理器架構(gòu)來(lái)解決優(yōu)化問(wèn)題已不可能。一種較為成功的方法是通過(guò)將計(jì)算資源與特性集匹配來(lái)實(shí)現(xiàn)。將一種復(fù)雜系統(tǒng)映射到硅中，在相當(dāng)程度上依賴于設(shè)計(jì)是在現(xiàn)有SoC上實(shí)現(xiàn)還是從頭做起。對(duì)于前一種情況，系統(tǒng)設(shè)計(jì)師應(yīng)從了解四個(gè)
關(guān)鍵字： TI SoC ASIC

可配置系統(tǒng)級(jí)驗(yàn)證環(huán)境加速SoC開(kāi)發(fā)

利用嵌入式硅IP可以縮短SoC設(shè)計(jì)所需的開(kāi)發(fā)時(shí)間，這已成為眾所公認(rèn)的事實(shí)。但要從完工后的整個(gè)系統(tǒng)角度出發(fā)，整合及驗(yàn)證來(lái)自多家廠商的元件，需要相當(dāng)?shù)臅r(shí)間和努力，然而它們卻常被忽略。這會(huì)對(duì)嵌入式軟件開(kāi)發(fā)人員造成額外負(fù)擔(dān)，因?yàn)樗麄冃枰猄oC的外圍和接口以及處理器的精確模型，才能在設(shè)計(jì)投片之前，針對(duì)正在開(kāi)發(fā)的SoC，迅速完成應(yīng)用固件的測(cè)試及除錯(cuò)。如果SoC平臺(tái)以可配置處理器和外圍IP為基礎(chǔ)，這些IP又來(lái)自多家供貨商，這種情形就更加重要，因?yàn)樵O(shè)計(jì)人員必須確認(rèn)在特定配置下，每個(gè)元件的功能不會(huì)影響到其它元件的工作。除此
關(guān)鍵字： ARC SoC ASIC

雙層AMBA總線設(shè)計(jì)及其在SoC芯片設(shè)計(jì)中的應(yīng)用

摘要：AMBA總線是目前主流的片上總線。本文給出的雙層AMBA總線設(shè)計(jì)能極大地提高總線帶寬，并使系統(tǒng)架構(gòu)更為靈活。文章詳細(xì)介紹了此設(shè)計(jì)的實(shí)現(xiàn)，并從兩個(gè)方面對(duì)兩種總線方式進(jìn)行了比較。關(guān)鍵詞：雙層AMBA總線;總線帶寬;SoC 引言一般說(shuō)來(lái)，SoC芯片是由片上芯核、用戶設(shè)計(jì)的IP核以及將這兩者集成在一起的總線組成的。片上芯核決定了使用何種片上總線以及芯片的體系結(jié)構(gòu)。ARM系列嵌入式微處理器憑借其高性能、低功耗的特點(diǎn)占據(jù)了市場(chǎng)的主要份額，ARM7TDMI因其相對(duì)低廉的價(jià)格
關(guān)鍵字： SoC 雙層AMBA總線總線帶寬 SoC ASIC

從MATLAB看SoC設(shè)計(jì)途徑

過(guò)去幾年中，SoC還是個(gè)讓業(yè)界摸索其定義和作法的階段，然而，這個(gè)階段很顯然已經(jīng)跨越，沒(méi)有多少人懷疑今日的晶片設(shè)計(jì)必須有系統(tǒng)化的架構(gòu)與能力了?，F(xiàn)階段IC設(shè)計(jì)業(yè)者所關(guān)注的問(wèn)題已經(jīng)轉(zhuǎn)向：如何以又快又好的方式來(lái)發(fā)展SoC晶片
關(guān)鍵字： MATLAB SoC

2005年3月2日，華大電子獲ARM922T處理器授權(quán)

　　2005年3月2日華大電子獲ARM922T處理器授權(quán)，用于SoC設(shè)計(jì)。中國(guó)領(lǐng)先的IC設(shè)計(jì)公司選擇ARM架構(gòu)以滿足本地市場(chǎng)對(duì)先進(jìn)電子產(chǎn)品的需求。
關(guān)鍵字： ARM 處理器 SoC

Cypress推出小體積高集成度PSoCTM器件

賽普拉斯半導(dǎo)體公司的子公司——賽普拉斯微系統(tǒng)公司 (Cypress MicroSystems) 近日宣布：其體積最小、集成度最高的可編程系統(tǒng)級(jí)芯片 (PSoCTM) 混合信號(hào)陣列已進(jìn)入批量生產(chǎn)銷(xiāo)售階段。除了4個(gè)可配置模擬部件和4個(gè)可配置數(shù)字部件之外，CY8C21x34器件還提供了用于程序存儲(chǔ)器的8K字節(jié)快閃存儲(chǔ)器和用于數(shù)據(jù)存儲(chǔ)的512字節(jié)SRAM，從而使其成為對(duì)成本敏感的消費(fèi)類(lèi)和工業(yè)控制應(yīng)用（比如觸摸感應(yīng)控制屏、安全傳感器和控制、智能型溫度、壓力和流量傳感器、大型傳感器陣列、風(fēng)扇控制器和電池充電器等）的理
關(guān)鍵字： Cypress SoC ASIC

開(kāi)放核協(xié)議—IP核在SoC設(shè)計(jì)中的接口技術(shù)

摘要：本文介紹了IP核的概念及其在SoC設(shè)計(jì)中的應(yīng)用，討論了為提高IP核的復(fù)用能力而采用的IP核與系統(tǒng)的接口技術(shù)。關(guān)鍵詞：SoC；IP核；OCP引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開(kāi)發(fā)上百萬(wàn)門(mén)級(jí)的單芯片，已能夠?qū)⑾到y(tǒng)級(jí)設(shè)計(jì)集成到單個(gè)芯片中即實(shí)現(xiàn)片上系統(tǒng)SoC。IP核的復(fù)用是SoC設(shè)計(jì)的關(guān)鍵，但困難在于缺乏IP核與系統(tǒng)的接口標(biāo)準(zhǔn)，因此，開(kāi)發(fā)統(tǒng)一的IP核接口標(biāo)準(zhǔn)對(duì)提高IP核的復(fù)用意義重大。本文簡(jiǎn)單介紹IP核概念，然后從接口標(biāo)準(zhǔn)的角度討論在SoC設(shè)計(jì)中提高I
關(guān)鍵字： IP核 OCP SoC SoC ASIC