arm+fpga 文章進(jìn)入arm+fpga技術(shù)社區(qū)

Sora加劇算力焦慮推高英偉達(dá)和Arm股價(jià)

這個(gè)春節(jié)期間，相比于中國(guó)股民的陰郁，美國(guó)股市迎來(lái)滿屏綠油油的春意（美股綠色是上漲），其中市值增長(zhǎng)最多的和增長(zhǎng)最迅速的都是半導(dǎo)體相關(guān)股票，英偉達(dá)在2024年一個(gè)半月時(shí)間里股價(jià)飆升80%，市值接近2萬(wàn)億，其中2月份單日市值漲幅超過(guò)茅臺(tái)總市值。而Arm則在春節(jié)假期的幾天內(nèi)股價(jià)暴漲125%+，市值翻倍逼近了1200億美元，一躍成為前15大市值的半導(dǎo)體相關(guān)企業(yè)。從基本面分析，兩家公司的股價(jià)暴漲基礎(chǔ)都是剛剛交出了遠(yuǎn)超預(yù)期的4季度財(cái)報(bào)，并且未來(lái)的業(yè)務(wù)預(yù)期相比上個(gè)季度再上層樓。亮麗的財(cái)務(wù)數(shù)據(jù)支撐下，股價(jià)大幅上漲也就并不
關(guān)鍵字： Sora 算力英偉達(dá) Arm

淺談因電遷移引發(fā)的半導(dǎo)體失效

前言半導(dǎo)體產(chǎn)品老化是一個(gè)自然現(xiàn)象，在電子應(yīng)用中，基于環(huán)境、自然等因素，半導(dǎo)體在經(jīng)過(guò)一段時(shí)間連續(xù)工作之后，其功能會(huì)逐漸喪失，這被稱為功能失效。半導(dǎo)體功能失效主要包括：腐蝕、載流子注入、電遷移等。其中，電遷移引發(fā)的失效機(jī)理最為突出。技術(shù)型授權(quán)代理商Excelpoint世健的工程師Wolfe Yu在此對(duì)這一現(xiàn)象進(jìn)行了分析。?1、?背景從20世紀(jì)初期第一個(gè)電子管誕生以來(lái)，電子產(chǎn)品與人類的聯(lián)系越來(lái)越緊密，特別是進(jìn)入21世紀(jì)以來(lái)，隨著集成電路的飛速發(fā)展，人們對(duì)電子產(chǎn)品的需求也變得愈加豐富。隨著電子
關(guān)鍵字：電遷移半導(dǎo)體失效世健 Microchip Flash FPGA

2024年FPGA將如何影響AI？

隨著新一年的到來(lái)，科技界有一個(gè)話題似乎難以避開：人工智能。事實(shí)上，各家公司對(duì)于人工智能談?wù)摰萌绱酥?，沒(méi)有熱度才不正常！在半導(dǎo)體領(lǐng)域，大部分對(duì)于AI的關(guān)注都集中在GPU或?qū)Ｓ肁I加速器芯片（如NPU和TPU）上。但事實(shí)證明，有相當(dāng)多的組件可以直接影響甚至運(yùn)行AI工作負(fù)載。FPGA就是其中之一。對(duì)于那些了解FPGA靈活性和可編程性的人來(lái)說(shuō)，這并不令人驚訝，但對(duì)許多其他人來(lái)說(shuō)，這兩者之間的聯(lián)系可能并不明顯。問(wèn)題的關(guān)鍵在于通過(guò)軟件讓一些經(jīng)典的AI開發(fā)工具（如卷積神經(jīng)網(wǎng)絡(luò)（CNN））針對(duì)FPGA支持的可定制電路設(shè)
關(guān)鍵字： FPGA AI 萊迪思

Arm帶來(lái)AI基礎(chǔ)設(shè)施關(guān)鍵技術(shù)，新一代Neoverse CSS N3和CSS V3

近年來(lái)，隨著第四次科技革命浪潮的驅(qū)動(dòng)，基礎(chǔ)設(shè)施領(lǐng)域不再局限于芯片、服務(wù)器或機(jī)架，而是牽系著整個(gè)數(shù)據(jù)中心，它正在轉(zhuǎn)向更復(fù)雜的倉(cāng)庫(kù)級(jí)計(jì)算。如今全球正邁入一個(gè)新的階段，即生成式人工智能（GenAI）時(shí)代，Arm認(rèn)為2024年及未來(lái)，預(yù)計(jì)將出現(xiàn)大規(guī)模的創(chuàng)新應(yīng)用。作為基礎(chǔ)設(shè)施領(lǐng)域技術(shù)變革的基石，Arm再次帶來(lái)創(chuàng)新。2024年2月22日，Arm召開技術(shù)媒體溝通會(huì)，宣布推出兩款基于全新第三代Neoverse IP構(gòu)建的新的Arm? Neoverse?計(jì)算子系統(tǒng) (CSS)，主要包括Arm Neoverse CSS V3
關(guān)鍵字： Arm AI 基礎(chǔ)設(shè)施 Neoverse

AI-RAN聯(lián)盟成立，推動(dòng)5G/6G網(wǎng)絡(luò)人工智能進(jìn)化

據(jù)三星官網(wǎng)消息，2月26日，AI-RAN 聯(lián)盟在巴塞羅那 MWC2024 世界通信大會(huì)上正式成立，旨在通過(guò)與相關(guān)公司合作，將人工智能（AI）技術(shù)融入蜂窩移動(dòng)網(wǎng)絡(luò)的發(fā)展，推動(dòng)5G及即將到來(lái)的6G通信網(wǎng)絡(luò)進(jìn)步，以改善移動(dòng)網(wǎng)絡(luò)效率、降低功耗和改造現(xiàn)有基礎(chǔ)設(shè)施。據(jù)悉，該組織共有11個(gè)初始成員，其中包括：三星、ARM、愛立信、微軟、諾基亞、英偉達(dá)、軟銀等行業(yè)巨頭。聯(lián)盟將合作開發(fā)創(chuàng)新的新技術(shù)，以及將這些技術(shù)應(yīng)用到商業(yè)產(chǎn)品中，為即將到來(lái)的 6G 時(shí)代做好準(zhǔn)備。據(jù)了解，AI-RAN 聯(lián)盟將重點(diǎn)關(guān)注三大研究和創(chuàng)新領(lǐng)域：AI
關(guān)鍵字： AI-RAN MWC2024 三星 ARM 愛立信微軟英偉達(dá)

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范示例

2.Verilog HDL 代碼規(guī)范模板示例//******************************************************** // // Copyright(c)2016, ECBC // All rights reserved // // File name
關(guān)鍵字： FPGA verilog HDL 代碼規(guī)范

Verilog HDL基礎(chǔ)知識(shí)9之代碼規(guī)范

1.RTL CODE 規(guī)范1.1標(biāo)準(zhǔn)的文件頭在每一個(gè)版塊的開頭一定要使用統(tǒng)一的文件頭，其中包括作者名，模塊名，創(chuàng)建日期，概要，更改記錄，版權(quán)等必要信息。統(tǒng)一使用以下的文件頭：其中*為必需的項(xiàng)目//******************************************************** // // Copyright(c)2016, ECBC // All rights&nbs
關(guān)鍵字： FPGA verilog HDL 代碼規(guī)范

詳解CPLD/FPGA架構(gòu)與原理

可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來(lái)的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶通過(guò)軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級(jí)PLD時(shí)，不需額外地改變PCB電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
關(guān)鍵字： CPLD FPGA 架構(gòu)

AI 數(shù)據(jù)分析性能提升至高 196%，Arm 推出新一代 Neoverse 數(shù)據(jù)中心計(jì)算平臺(tái)

IT之家 2 月 22 日消息，Arm 于昨日公布了新一代的 Neoverse 數(shù)據(jù)中心計(jì)算平臺(tái)，包括 Neoverse V3、N3 兩種處理器設(shè)計(jì)和 Neoverse S3 系統(tǒng) IP。這兩款處理器在設(shè)計(jì)上專為嚴(yán)苛 AI 負(fù)載優(yōu)化設(shè)計(jì)，相較上代產(chǎn)品大幅提升 AI 性能。IT之家從公開資料了解到，Arm 于去年推出了 Neoverse CSS 運(yùn)算子系統(tǒng)，提供包含處理器設(shè)計(jì)的一攬子預(yù)驗(yàn)證平臺(tái)，加速定制 SoC 上市流程，首發(fā)型號(hào)為 Neoverse CSS N2。Arm 隨后又基于 N
關(guān)鍵字： Neoverse 數(shù)據(jù)中心計(jì)算平 Arm

Arm更新Neoverse產(chǎn)品路線圖，實(shí)現(xiàn)基于Arm平臺(tái)的AI基礎(chǔ)設(shè)施

·?Arm?宣布推出兩款基于全新第三代 Neoverse IP 構(gòu)建的新的?Arm Neoverse 計(jì)算子系統(tǒng)o?Arm Neoverse CSS V3 是高性能 V 系列產(chǎn)品組合中的首款?Neoverse CSS 產(chǎn)品；與 CSS N2 相比，其單芯片性能可提高 50% o?Arm Neoverse CSS N3 拓展了 Arm 領(lǐng)先的 N 系列 CSS 產(chǎn)品路線圖；與 CSS N2 相比，其每瓦性能可提升?20%·?在短
關(guān)鍵字： Arm Neoverse 人工智能基礎(chǔ)設(shè)施 AI基礎(chǔ)設(shè)施

Verilog HDL基礎(chǔ)知識(shí)8之綜合語(yǔ)句

可綜合語(yǔ)句1.要保證Verilog HDL賦值語(yǔ)句的可綜合性，在建模時(shí)應(yīng)注意以下要點(diǎn)：2.不使用initial。3.不使用#10。4.不使用循環(huán)次數(shù)不確定的循環(huán)語(yǔ)句，如forever、while等。5.不使用用戶自定義原語(yǔ)（UDP元件）。6.盡量使用同步方式設(shè)計(jì)電路。7.除非是關(guān)鍵路徑的設(shè)計(jì)，一般不采用調(diào)用門級(jí)元件來(lái)描述設(shè)計(jì)的方法，建議采用行為語(yǔ)句來(lái)完成設(shè)計(jì)。8.用always過(guò)程塊描述組合邏輯，應(yīng)在敏感信號(hào)列表中列出所有的輸入信號(hào)。9.所有的內(nèi)部寄存器都應(yīng)該能夠被復(fù)位，在使用FPGA實(shí)現(xiàn)設(shè)計(jì)時(shí)，應(yīng)盡量使
關(guān)鍵字： FPGA verilog HDL 綜合語(yǔ)句

Microchip推出低成本PolarFire SoC Discovery工具包加速RISC-V和FPGA設(shè)計(jì)

嵌入式行業(yè)對(duì)基于RISC-V?的開源處理器架構(gòu)的需求日益增長(zhǎng)，但在商用芯片或硬件方面的選擇仍然有限。為了填補(bǔ)這一空白并推動(dòng)創(chuàng)新，Microchip Technology Inc.（微芯科技公司）宣布推出PolarFire? SoC Discovery工具包。通過(guò)為嵌入式處理和計(jì)算加速提供用戶友好、功能豐富的開發(fā)工具包，Microchip可幫助各種水平的工程師采用新興技術(shù)。新發(fā)布的開源開發(fā)工具包具有支持Linux?和實(shí)時(shí)應(yīng)用的四核 RISC-V 應(yīng)用級(jí)處理器、豐富的外設(shè)和95K低功耗高性能FPGA邏輯元件。
關(guān)鍵字： Microchip PolarFire 嵌入式系統(tǒng)工程師 RISC-V FPGA

IAR推出新版IAR Embedded Workbench for Arm功能安全版

全球領(lǐng)先的嵌入式系統(tǒng)開發(fā)軟件解決方案供應(yīng)商IAR宣布：推出其旗艦產(chǎn)品IAR Embedded Workbench for Arm功能安全版的最新版本9.50.3。此次發(fā)布進(jìn)一步加強(qiáng)了IAR支持開發(fā)人員創(chuàng)建安全、可靠和符合標(biāo)準(zhǔn)的嵌入式應(yīng)用程序的承諾，涵蓋了汽車、醫(yī)療設(shè)備、工業(yè)自動(dòng)化和消費(fèi)電子等多個(gè)行業(yè)。該版本中最重要的新功能是經(jīng)過(guò)認(rèn)證的C-STAT，這是專為安全關(guān)鍵應(yīng)用程序設(shè)計(jì)的靜態(tài)代碼分析工具。IAR Embedded Workbench for Arm功能安全版v9.50.3符合C++17標(biāo)準(zhǔn)，并新增了
關(guān)鍵字： IAR IAR Embedded Workbench for Arm

Verilog HDL基礎(chǔ)知識(shí)7之模塊例化

Verilog使用模塊（module）的概念來(lái)代表一個(gè)基本的功能塊。一個(gè)模塊可以是一個(gè)元件，也可以是低層次模塊的組合。常用的設(shè)計(jì)方法是使用元件構(gòu)建在設(shè)計(jì)中多個(gè)地方使用的功能塊，以便進(jìn)行代碼重用。模塊通過(guò)接口（輸入和輸出）被高層的模塊調(diào)用，但隱藏了內(nèi)部的實(shí)現(xiàn)細(xì)節(jié)。這樣就使得設(shè)計(jì)者可以方便地對(duì)某個(gè)模塊進(jìn)行修改，而不影響設(shè)計(jì)的其他部分。在verilog中，模塊聲明由關(guān)鍵字module開始，關(guān)鍵字endmodule則必須出現(xiàn)在模塊定義的結(jié)尾。每個(gè)模塊必須具有一個(gè)模塊名，由它唯一地標(biāo)識(shí)這個(gè)模塊。模塊的端口列表則描述
關(guān)鍵字： FPGA verilog HDL 模塊例化

Verilog HDL基礎(chǔ)知識(shí)6之語(yǔ)法結(jié)構(gòu)

雖然 Verilog 硬件描述語(yǔ)言有很完整的語(yǔ)法結(jié)構(gòu)和系統(tǒng)，這些語(yǔ)法結(jié)構(gòu)的應(yīng)用給設(shè)計(jì)描述帶來(lái)很多方便。但是 Verilog是描述硬件電路的，它是建立在硬件電路的基礎(chǔ)上的。有些語(yǔ)法結(jié)構(gòu)是不能與實(shí)際硬件電路對(duì)應(yīng)起來(lái)的，比如 for 循環(huán)，它是不能映射成實(shí)際的硬件電路的，因此，Verilog 硬件描述語(yǔ)言分為可綜合和不可綜合語(yǔ)言。下面我們就來(lái)簡(jiǎn)單的介紹一下可綜合與不可綜合。(1) 所謂可綜合，就是我們編寫的Verilog代碼能夠被綜合器轉(zhuǎn)化為相應(yīng)的電路結(jié)構(gòu)。因此，我們常用可綜合語(yǔ)句來(lái)描述數(shù)字硬件電路。(2) 所
關(guān)鍵字： FPGA verilog HDL 語(yǔ)法結(jié)構(gòu)