引言全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思(Xilinx)公司今年的市場重點是28nm的7系列產(chǎn)品及Zynq。不久前,Xilinx公司才宣布開始向客戶出貨首款 Zynq可擴展處理平臺(EPP)。那么,Zynq是什么樣的產(chǎn)品?為何Xilinx稱“Zynq
關(guān)鍵字:
ZYNQ FPGA 嵌入式處理器 單芯片
過去十年來,車載網(wǎng)絡(luò)架構(gòu)變得越來越復(fù)雜。雖然車載網(wǎng)絡(luò)協(xié)議的數(shù)量有所減少,但實際部署的網(wǎng)絡(luò)數(shù)量卻有顯著增加。這就提出了網(wǎng)絡(luò)架構(gòu)的可縮放性問題,并且要求為滿足各種應(yīng)用和網(wǎng)絡(luò)的實際需要而優(yōu)化半導(dǎo)體器件。FPGA
關(guān)鍵字:
FPGA 方案 電氣 架構(gòu)設(shè)計
在FPGA中,動態(tài)相位調(diào)整(DPA)主要是實現(xiàn)LVDS接口接收時對時鐘和數(shù)據(jù)通道的相位補償,以達到正確接收的目的。ALTERA的高端FPGA,如STRATIX(r) 系列中自帶有DPA電路,但低端的FPGA,如CYCLONE(r)系列中是沒有的。本文主
關(guān)鍵字:
FPGA LVDS DPA 低端
DS18B20是DALLAS公司生產(chǎn)的一線式數(shù)字溫度傳感器,采用3引腳TO-92型小體積封裝;溫度測量范圍為-55℃~+125℃,可編程為9位~12位A/D轉(zhuǎn)換精度,測溫分辨率可達0.0625℃,被測溫度用符號擴展的16位數(shù)字量方式串行輸出
關(guān)鍵字:
FPGA 18B B20 DS
Q1:FPGA設(shè)計與DSP設(shè)計相比,最大的不同之處在哪里?A1:這個問題要從多個角度看。它們都用于某個功能的硬件電路實現(xiàn),但是它們的側(cè)重點有所不同。這里涵蓋的說一下。1) 內(nèi)部資源FPGA側(cè)重于設(shè)計具有某個功能的硬件電
關(guān)鍵字:
FPGA DSP 角度
在通信、廣播、電視系統(tǒng)中,都需要射頻發(fā)射,即載波,把音頻、視頻信號或脈沖信號運載出去,這就需要能產(chǎn)生高頻信號的振蕩器。正弦波振蕩電路在各個科學(xué)技術(shù)部門的應(yīng)用是十分廣泛的。在工業(yè)、農(nóng)業(yè)、生物醫(yī)學(xué)等領(lǐng)域(如
關(guān)鍵字:
FPGA MCU 多功能 正弦信號發(fā)生器
基于ARM處理器的SMTP協(xié)議的嵌入式遠程通訊模式實現(xiàn),在本課題中,通過SMTP協(xié)議的方式提供了一種新的嵌入式遠程通訊模式。即在ARM處理器中實現(xiàn)SMTP協(xié)議,并通過雙絞線連接到Internet上。在該平臺上開發(fā)的遠程控制設(shè)備或儀器儀表實現(xiàn)了通過Internet進行數(shù)據(jù)的遠程傳輸,在
關(guān)鍵字:
遠程 通訊 模式 實現(xiàn) 嵌入式 協(xié)議 ARM 處理器 SMTP 基于
采用WCDMA速率適配算法的FPGA設(shè)計,隨著因特網(wǎng)爆炸性的增長以及各種無線業(yè)務(wù)需求的增加,傳統(tǒng)的無線通信網(wǎng)已經(jīng)越來越無法適應(yīng)人們的需要。因此,以大容量、高數(shù)據(jù)率和承載多媒體業(yè)務(wù)為目的的第三代移動通信系統(tǒng)(IMT-2000)應(yīng)運而生。碼分多址(CDMA)由于
關(guān)鍵字:
FPGA 設(shè)計 算法 適配 WCDMA 速率 采用
ARM/DSP多機I2C通信方案,引言在很多嵌入式控制系統(tǒng)中,系統(tǒng)既要完成大量的信息采集和復(fù)雜的算法,又要實現(xiàn)精確的控制功能。采用運行有嵌入式Linux操作系統(tǒng)的ARM9微控制器完成信號采集及實現(xiàn)上層控制算法,并向DSP芯片發(fā)送上層算法得到控制參
關(guān)鍵字:
方案 通信 I2C 多機 ARM/DSP
低壓差分信號LVDS(Low Voltage Differential Signal)是由ANSI/TIA/EIA-644-1995定義的用于高速數(shù)據(jù)傳輸?shù)奈锢韺咏涌跇藴?。它具有超高速?.4Gb/s)、低功耗及低電磁輻射的特性,是在銅介質(zhì)上實現(xiàn)千兆位級高速通信的
關(guān)鍵字:
及其 外圍 電路設(shè)計 設(shè)計 內(nèi)核 FPGA LVDS 基于
基于微處理器的FPGA的在線可重配置,可編程邏輯器件(PLD)廣泛應(yīng)用在各種電路設(shè)計中。基于查找表技術(shù)、SRAM工藝的大規(guī)模PLD/FPGA,密度高且觸發(fā)器多,適用于復(fù)雜的時序邏輯,如數(shù)字信號處理和各種算法的設(shè)計。類器件使用SRAM單元存儲配置數(shù)據(jù)。配置數(shù)據(jù)
關(guān)鍵字:
配置 在線 FPGA 微處理器 基于
對FPGA設(shè)計進行編程并不困難,硬件設(shè)計者已經(jīng)開始在高性能DSP的設(shè)計中采用FPGA技術(shù),因為它可以提供比基于PC或者單片機的解決方法快上10-100倍的運算量。以前,對硬件設(shè)計不熟悉的軟件開發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢,而如今基于C語言的方法可以讓
關(guān)鍵字:
困難 編程 進行 設(shè)計 FPGA
摘要:速度與面積的互換一直是基于FPGA設(shè)計中的一個不變的主題,在此介紹了兩種YUV分離的FPGA的實現(xiàn)方式:基于面積的實現(xiàn)和基于速度的實現(xiàn)。前者僅用一片雙口RAM串行,實現(xiàn)了YUV分離數(shù)據(jù)的輸出;后者利用流水線的思想
關(guān)鍵字:
FPGA YUV 分離
要實現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計理由很簡單,因為這樣就能將材料成本、部件庫存及電路板面積減至最低。另外,相較于多芯片解決方案,單芯片方案的功耗也較低,同時也有助于提高對知識產(chǎn)權(quán)的保護。如果
關(guān)鍵字:
FPGA SOC 混合信號 單芯片
摘要:為了提高伺服電機的步進精度,簡化控制器結(jié)構(gòu),采用FPGA器件并運用Verilog HDL語言設(shè)計出的插補控制器,不僅采用數(shù)字積分法實現(xiàn)直線插補控制和圓弧插補控制,提高了插補速度和插補精度,而且運用多軸聯(lián)動技術(shù),
關(guān)鍵字:
FPGA 數(shù)字 積分 插補控制器
arm+fpga介紹
您好,目前還沒有人創(chuàng)建詞條arm+fpga!
歡迎您創(chuàng)建該詞條,闡述對arm+fpga的理解,并與今后在此搜索arm+fpga的朋友們分享。
創(chuàng)建詞條