arm+fpga 文章進(jìn)入arm+fpga技術(shù)社區(qū)

ARM中C和匯編混合編程及示例

?????? 在嵌入式系統(tǒng)開(kāi)發(fā)中，目前使用的主要編程語(yǔ)言是C和匯編，C++已經(jīng)有相應(yīng)的編譯器，但是現(xiàn)在使用還是比較少的。在稍大規(guī)模的嵌入式軟件中，例如含有OS，大部分的代碼都是用C編寫(xiě)的，主要是因?yàn)镃語(yǔ)言的結(jié)構(gòu)比較好，便于人的理解，而且有大量的支持庫(kù)。 ?????? 盡管如此，很多地方還是要用到匯編語(yǔ)言，例如開(kāi)機(jī)時(shí)硬件系統(tǒng)的初始化，包括CPU狀態(tài)的設(shè)定，中斷的使能，主頻的設(shè)定，以及RA
關(guān)鍵字： ARM C語(yǔ)言匯編編程

基于FPGA的步進(jìn)電機(jī)控制器設(shè)計(jì)

　　步進(jìn)電機(jī)是一種將電脈沖信號(hào)轉(zhuǎn)換成相應(yīng)的角位移的特殊電機(jī)，每改變一次通電狀態(tài)，步進(jìn)電機(jī)的轉(zhuǎn)子就轉(zhuǎn)動(dòng)一步。目前大多數(shù)步進(jìn)電機(jī)控制器需要主控制器發(fā)送時(shí)鐘信號(hào)，并且要至少一個(gè)I/O口來(lái)輔助控制和監(jiān)控步進(jìn)電機(jī)的運(yùn)行情況。在單片機(jī)或DSP的應(yīng)用系統(tǒng)中，經(jīng)常配合CPLD或者FPGA來(lái)實(shí)現(xiàn)特定的功能。本文介紹通過(guò)FPGA實(shí)現(xiàn)的步進(jìn)電機(jī)控制器。該控制器可以作為單片機(jī)或DSP的一個(gè)直接數(shù)字控制的外設(shè)，只需向控制器的控制寄存器和分頻寄存器寫(xiě)入數(shù)據(jù)，即町實(shí)現(xiàn)對(duì)步進(jìn)電機(jī)的控制。　　1 步進(jìn)電機(jī)的控制原理　　步進(jìn)電機(jī)是數(shù)
關(guān)鍵字： FPGA

一種CAN息線光纖傳輸接口設(shè)計(jì)

　　摘要在分析CAN總線雙絞線和光纖傳輸特點(diǎn)的基礎(chǔ)上，提出一種基于光纖收發(fā)一體模塊及CAN總線控制器SJAl000的光纖傳輸接口設(shè)計(jì)方案;詳細(xì)介紹光纖收發(fā)器的選取及傳輸接口的實(shí)現(xiàn);根據(jù)光纖收發(fā)一體模塊對(duì)信號(hào)源時(shí)鐘提取的要求以及CAN總線的非破壞性總線仲裁的特點(diǎn)，設(shè)計(jì)了一種CAN總線信號(hào)編解碼方法，井用FPGA加以實(shí)現(xiàn);通過(guò)實(shí)際的通信實(shí)驗(yàn)驗(yàn)證了設(shè)計(jì)方案的正確性，并根據(jù)實(shí)驗(yàn)數(shù)據(jù)對(duì)CAN總線在兩種介質(zhì)下的傳輸性能作了比較。　　關(guān)鍵詞 CAN總線光纖傳輸接口 FPGA 　　引言　　作為一種成熟的
關(guān)鍵字： CAN總線光纖傳輸接口 FPGA

FPGA如何同DDR3存儲(chǔ)器進(jìn)行接口?

　　大家好，我叫Paul Evans，是Stratix III產(chǎn)品營(yíng)銷經(jīng)理。到目前為止，我已經(jīng)從事了6年的雙倍數(shù)據(jù)速率存儲(chǔ)器工作，今天和大家一起討論一下DDR3。DDR3的主要難題之一是它引入了數(shù)據(jù)交錯(cuò)，如屏幕上所示。　　為了更好地進(jìn)行演示，我們將使用這里所示的Stratix III DDR3存儲(chǔ)器電路板。它上面有幾個(gè)高速雙倍數(shù)據(jù)速率存儲(chǔ)器，例如DDR2 UDIMM插槽、RLD RAM、QDR，當(dāng)然，還有DDR3 UDIMM插槽。因此，我們所要做的就是通過(guò)Quartus軟件來(lái)下載一個(gè)簡(jiǎn)單設(shè)計(jì)，F(xiàn)PGA
關(guān)鍵字： FPGA DDR3 存儲(chǔ)器

ARM嵌入式平臺(tái)的VGA接口設(shè)計(jì)

嵌入式系統(tǒng)中，大屏幕顯示一般采用帶有VGA接口的顯示器來(lái)實(shí)現(xiàn)。本文介紹在基于ARM9芯片S3C24lO的嵌入式平臺(tái)中，利用高性能視頻D/A轉(zhuǎn)換芯片ADV7120，將LCD掃描式接口轉(zhuǎn)換為VGA接口的設(shè)計(jì)方法；詳細(xì)介紹S3C2410相關(guān)寄存器的設(shè)置。
關(guān)鍵字： ARM VGA 嵌入式平臺(tái) 接口設(shè)計(jì)

利用FPGA進(jìn)行高速可變周期脈沖發(fā)生器設(shè)計(jì)

　　1 概括　　要求改變脈沖周期和輸出脈沖個(gè)數(shù)的脈沖輸出電路模塊在許多工業(yè)領(lǐng)域都有運(yùn)用。采用數(shù)字器件設(shè)計(jì)周期和輸出個(gè)數(shù)可調(diào)節(jié)的脈沖發(fā)生模塊是方便可行的。為了使之具有高速、靈活的優(yōu)點(diǎn)，本文采用atelra公司的可編程芯片F(xiàn)PGA設(shè)計(jì)了一款周期和輸出個(gè)數(shù)可變的脈沖發(fā)生器。經(jīng)過(guò)板級(jí)調(diào)試獲得良好的運(yùn)行效果。　　2 總體設(shè)計(jì)思路　　脈沖的周期由高電平持續(xù)時(shí)間與低電平持續(xù)時(shí)間共同構(gòu)成，為了改變周期，采用兩個(gè)計(jì)數(shù)器來(lái)分別控制高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間。計(jì)數(shù)器采用可并行加載初始值的n位減法計(jì)數(shù)器。設(shè)定：當(dāng)
關(guān)鍵字： FPGA

增值服務(wù)：FPGA分銷關(guān)鍵詞

　　FPGA是現(xiàn)場(chǎng)可編程門陣列產(chǎn)品的簡(jiǎn)稱。消費(fèi)電子等領(lǐng)域的迅猛發(fā)展，引起了FPGA廠商的重視，他們紛紛應(yīng)對(duì)發(fā)展推出了新的產(chǎn)品以滿足市場(chǎng)需要。Xilinx及時(shí)推出適應(yīng)新技術(shù)需要的Spartan-3A系列，Altera公司推出低功耗的CycloneIII系列產(chǎn)品，ACTEL公司推出了IGLOO系列。FPGA市場(chǎng)展開(kāi)新一輪的競(jìng)爭(zhēng)，各大FPGA廠商的分銷商都在配合原廠大力推廣新的產(chǎn)品。　　FPGA分銷對(duì)技術(shù)支持要求高　　FPGA產(chǎn)品的技術(shù)專業(yè)性較強(qiáng)，它的分銷與ASIC(專用集成電路)、ASSP(特定應(yīng)用的
關(guān)鍵字： FPGA

基于ARM-Clinux的無(wú)線家庭網(wǎng)關(guān)設(shè)計(jì)

本文以ARM核的32位嵌入式微處理器作為硬件平臺(tái)，結(jié)合無(wú)線通信技術(shù)，通過(guò)移植嵌入式操作系統(tǒng)Clinux，并在其上開(kāi)發(fā)相應(yīng)的驅(qū)動(dòng)程序、應(yīng)用程序和嵌入式Web服務(wù)器，實(shí)現(xiàn)了一個(gè)方便、實(shí)用的家庭網(wǎng)關(guān)。
關(guān)鍵字：網(wǎng)關(guān) 設(shè)計(jì) 家庭無(wú)線 ARM-Clinux 基于

ARM多核和MIPS多執(zhí)行緒嵌入式處理器技術(shù)剖析

　　在嵌入式裝置中建置多核心(包含同質(zhì)或異質(zhì))以及多執(zhí)行緒技術(shù)，的確能帶來(lái)諸多效益，尤其是改進(jìn)系統(tǒng)效能方面最為明顯。　　盡管RISC嵌入式技術(shù)所面臨的挑戰(zhàn)越來(lái)越多，但是在維持以往嵌入式軟件資源兼容性的前提之下，能夠改善其未來(lái)適用性，并且有效提升新系統(tǒng)的效能表現(xiàn)，使其不失為良好的解決方案。　　應(yīng)用決定多核或多緒　　多核心與多執(zhí)行緒在效能表現(xiàn)上有其幫助，但是效能與這些技術(shù)的內(nèi)建其實(shí)并沒(méi)有絕對(duì)關(guān)系，會(huì)造成這樣的原因主要是應(yīng)用環(huán)境的需求。以手機(jī)為例，整合于手機(jī)內(nèi)的SoC芯片雖然是屬于多核心架構(gòu)的一環(huán)，
關(guān)鍵字： ARM

ARM CPU CS89712與C5510 DSP 的接口設(shè)計(jì)

　　摘　要：以Cirrus Logic公司的ARM 芯片和TI 公司的TMS320V DSP 為例，研究了ARM與DSP 的數(shù)據(jù)接——HPI 接口的相關(guān)技術(shù)，并給出了在HPI 接口非復(fù)用模式下，CS89712 與C5510 的信號(hào)連接圖和嵌入式實(shí)時(shí)操作系統(tǒng)uCOS-II下驅(qū)動(dòng)程序的部分關(guān)鍵源代碼。　　關(guān)鍵詞：ARM CS89712;主機(jī)接口(HPI);TMS320VC5510 　　引　言　　目前嵌入式系統(tǒng)已被廣泛地應(yīng)用到電子產(chǎn)品領(lǐng)域和無(wú)線通信、網(wǎng)絡(luò)通信等高端設(shè)備領(lǐng)域。32
關(guān)鍵字： ARM 接口 DSP 嵌入式 CPU

基于FPGA的數(shù)字視頻轉(zhuǎn)換接口的設(shè)計(jì)與實(shí)現(xiàn)

　　引言　　本文從實(shí)際應(yīng)用的角度出發(fā)，采用FPGA作為主控芯片，設(shè)計(jì)了一款數(shù)字視頻接口轉(zhuǎn)換設(shè)備，該設(shè)備針對(duì)于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進(jìn)行采集、色彩空間變換、分辨率轉(zhuǎn)換等操作，完成了從ITU-R BT.656格式數(shù)據(jù)到DVI格式數(shù)據(jù)的轉(zhuǎn)換，使得MT9M111數(shù)字圖像傳感器的BT656數(shù)據(jù)格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示，并且還具有圖像靜止功能，在系統(tǒng)空
關(guān)鍵字： FPGA 數(shù)字視頻接口傳感器

基于ARM處理器的MVB 2類設(shè)備研究

1引言列車需要傳輸大量的設(shè)備控制和旅客服務(wù)信息，隨著這些信息的數(shù)量和種類不斷地增長(zhǎng)，迫切需要一種大容量，高速度的信息傳輸系統(tǒng)。為此，國(guó)際電工委員會(huì)(IEC)制定了一項(xiàng)用于規(guī)范車載設(shè)備數(shù)據(jù)通信的標(biāo)準(zhǔn)——IEC61375(列車通信網(wǎng)標(biāo)準(zhǔn))，即TCN標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)于1999年6月成為國(guó)際標(biāo)準(zhǔn)。目前國(guó)際上主要的TCN產(chǎn)品供應(yīng)商是德國(guó)西門子和瑞士Duagon公司，國(guó)內(nèi)的株洲電力機(jī)車研究所和大連北車集團(tuán)電力牽引研究所等單位進(jìn)行了大量的TCN相關(guān)研究工作并取得了豐碩的科研成果。 TC
關(guān)鍵字： ARM

基于FPGA的數(shù)字視頻轉(zhuǎn)換接口的設(shè)計(jì)與實(shí)現(xiàn)

　　引言　　本文從實(shí)際應(yīng)用的角度出發(fā)，采用FPGA作為主控芯片，設(shè)計(jì)了一款數(shù)字視頻接口轉(zhuǎn)換設(shè)備，該設(shè)備針對(duì)于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進(jìn)行采集、色彩空間變換、分辨率轉(zhuǎn)換等操作，完成了從ITU-R BT.656格式數(shù)據(jù)到DVI格式數(shù)據(jù)的轉(zhuǎn)換，使得MT9M111數(shù)字圖像傳感器的BT656數(shù)據(jù)格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示，并且還具有圖像靜止功能，在系統(tǒng)空
關(guān)鍵字： FPGA

ARM開(kāi)發(fā)步驟

1.做個(gè)最小系統(tǒng)板：如果你從沒(méi)有做過(guò)ARM的開(kāi)發(fā)，建議你一開(kāi)始不要貪大求全，把所有的應(yīng)用都做好，因?yàn)锳RM的啟動(dòng)方式和dsp或單片機(jī)有所不同，往往會(huì)遇到各種問(wèn)題，所以建議先布一個(gè)僅有Flash,SRAM或SDRAM、CPU、JTAG、和復(fù)位信號(hào)的小系統(tǒng)板，留出擴(kuò)展接口。使最小系統(tǒng)能夠正常運(yùn)行，你的任務(wù)就完成了一半，好在ARM的外圍接口基本都是標(biāo)準(zhǔn)接口，如果你已有這些硬件的布線經(jīng)驗(yàn)，這對(duì)你來(lái)講是一件很容易的事情。 2. 寫(xiě)啟動(dòng)代碼，根據(jù)硬件地址先寫(xiě)一個(gè)能夠啟動(dòng)的小代碼，包括以下部分：初始化端口，
關(guān)鍵字： ARM 開(kāi)發(fā) 步驟

利用SmartCompile和賽靈思的設(shè)計(jì)工具進(jìn)行設(shè)計(jì)保存

　　在FPGA環(huán)境下，設(shè)計(jì)保存實(shí)施比較復(fù)雜，需要保存的事項(xiàng)包括：一項(xiàng)設(shè)計(jì)的HDL描述、一個(gè)模塊的綜合網(wǎng)表、約束文件內(nèi)的布局信息，以及在局部比特文件中的配置數(shù)據(jù)。賽靈思集成軟件環(huán)境(ISE) 9.1i 軟件以新的SmartCompile 技術(shù)為特色，其中包含兩種新的方法:SmartGuide和Partitions，這兩種方法可以保存像布局或布線這樣的設(shè)計(jì)執(zhí)行數(shù)據(jù)，并且可以減少解決問(wèn)題所花費(fèi)的時(shí)間。　　SmartGuide采用命名和拓樸匹配技術(shù)來(lái)識(shí)別一個(gè)FPGA設(shè)計(jì)中相對(duì)于以前的實(shí)現(xiàn)還沒(méi)有發(fā)生改變的各個(gè)部
關(guān)鍵字： FPGA