asic ip 文章進(jìn)入asic ip技術(shù)社區(qū)

將數(shù)據(jù)轉(zhuǎn)換器IP集成到系統(tǒng)芯片簡(jiǎn)化設(shè)計(jì)技術(shù)

將數(shù)據(jù)轉(zhuǎn)換器IP集成到系統(tǒng)芯片簡(jiǎn)化設(shè)計(jì)技術(shù)-為了實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換器IP性能最大化，系統(tǒng)芯片設(shè)計(jì)師必須應(yīng)對(duì)將數(shù)據(jù)轉(zhuǎn)換器與系統(tǒng)芯片集成的挑戰(zhàn)，避免危害整個(gè)系統(tǒng)性能的缺陷。本文系統(tǒng)地介紹了12種簡(jiǎn)化設(shè)計(jì)技術(shù)，這些技術(shù)解決了系統(tǒng)集成中的所有常見問(wèn)題，有助確保在系統(tǒng)芯片中成功集成高性能數(shù)據(jù)轉(zhuǎn)換器。
關(guān)鍵字：電源 IP 數(shù)據(jù)轉(zhuǎn)換器 Synopsys

ASIC、ASSP、SoC和FPGA之間到底有何區(qū)別？

ASIC、ASSP、SoC和FPGA之間到底有何區(qū)別？-我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問(wèn)題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問(wèn)題。例如是SoC是ASIC嗎？或ASIC是SoC嗎？ASIC和ASSP之間的區(qū)別是什么？以及高端FPGA應(yīng)該歸類為SoC嗎？
關(guān)鍵字： FPGA SoC ASSP ASIC

五大優(yōu)勢(shì)凸顯可編程邏輯或?qū)⒊尸F(xiàn)快速增長(zhǎng)

五大優(yōu)勢(shì)凸顯可編程邏輯或?qū)⒊尸F(xiàn)快速增長(zhǎng)-可編程邏輯器件的兩種類型是現(xiàn)場(chǎng)可編程門陣列（FPGA）和復(fù)雜可編程邏輯器件（CPLD）。在這兩類可編程邏輯器件中，F(xiàn)PGA是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。
關(guān)鍵字： ASIC FPGA CPLD 半導(dǎo)體芯片

報(bào)告：半導(dǎo)體IP市場(chǎng)價(jià)值到2023年將達(dá)6.22萬(wàn)億美元

　　根據(jù)新的研究報(bào)告“IP設(shè)計(jì)IP(IP處理器IP，接口IP，內(nèi)存IP)”顯示，半導(dǎo)體知識(shí)產(chǎn)權(quán)市場(chǎng)預(yù)計(jì)到2023年將達(dá)到6.22萬(wàn)億美元，2017 - 2023年之間的復(fù)合年增長(zhǎng)率為4.87% 。驅(qū)動(dòng)這個(gè)市場(chǎng)的主要因素包括消費(fèi)電子行業(yè)的多核技術(shù)的進(jìn)步，以及對(duì)現(xiàn)代SoC設(shè)計(jì)的需求增加，導(dǎo)致市場(chǎng)增長(zhǎng)，以及對(duì)連接設(shè)備的需求也不斷增長(zhǎng)。　　消費(fèi)電子在預(yù)測(cè)期間占據(jù)半導(dǎo)體IP市場(chǎng)的最大份額　　各地區(qū)消費(fèi)電子產(chǎn)品的使用量的增加正在推動(dòng)消費(fèi)電子行業(yè)半導(dǎo)體IP市場(chǎng)的增長(zhǎng)。此外，APAC和Ro
關(guān)鍵字： IP SoC

談?wù)勅绾卫肍PGA開發(fā)板進(jìn)行ASIC原型開發(fā)

談?wù)勅绾卫肍PGA開發(fā)板進(jìn)行ASIC原型開發(fā)-ASIC設(shè)計(jì)在尺寸和復(fù)雜性上不斷增加，現(xiàn)代FPGA的容量和性能的新進(jìn)展意味著這些設(shè)計(jì)中的2/3能夠使用單個(gè)FPGA進(jìn)行建模。
關(guān)鍵字： FPGA ASIC

如何在EDK中使用自己的 IP核？

如何在EDK中使用自己的 IP核？-如何在EDK中使用自己的 IP核呢？這是很多人夢(mèng)寐以求的事情。然而在EDK以及ISE的各種文檔中對(duì)此卻遮遮掩掩，欲語(yǔ)還休。
關(guān)鍵字：賽靈思 ISE IP

用CORDIC IP產(chǎn)生SINE波形

用CORDIC IP產(chǎn)生SINE波形-以ISE10.1軟件為例，其集成的CORDIC算法IP為V3.0版本，具體步驟如下：
關(guān)鍵字： CORDIC IP SINE

什么是FPGA，ASIC，如何設(shè)計(jì)一個(gè)適用于它們的供電系統(tǒng)

什么是FPGA，ASIC，如何設(shè)計(jì)一個(gè)適用于它們的供電系統(tǒng)-目前，在集成電路界ASIC被認(rèn)為是一種為專門目的而設(shè)計(jì)的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC的特點(diǎn)是面向特定用戶的需求，ASIC在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)
關(guān)鍵字： fpga asic 電源

BaySand（倍賽達(dá)）讓客戶通過(guò) Arm DesignStart計(jì)劃使基于Arm定制ASIC更加易于實(shí)現(xiàn)

　　作為可配置標(biāo)準(zhǔn)單元ASIC解決方案佼佼者，BaySand, Inc.(倍賽達(dá))宣布：公司現(xiàn)在可提供采用Arm? Cortex?-M0和Cortex-M3處理器定制系統(tǒng)級(jí)芯片(SoC)的設(shè)計(jì)服務(wù)，并可通過(guò)Arm DesignStart?計(jì)劃而無(wú)需預(yù)先支付處理器授權(quán)費(fèi)用。　　原始設(shè)備制造商(Original Equipment Manufacturers)正越來(lái)越多地采用定制的系統(tǒng)級(jí)芯片(SoC，System-on-Chip)，以創(chuàng)造更加小巧、更低成本、更
關(guān)鍵字： BaySand ASIC

DARPA：人工智能需要ASIC芯片我們正在努力

　　上周三，美國(guó)國(guó)防部高級(jí)研究計(jì)劃局(DARPA)宣布，為了幫助人工智能技術(shù)獲得長(zhǎng)足發(fā)展，他們即將開展兩項(xiàng)新項(xiàng)目，開發(fā)新一代計(jì)算機(jī)芯片。DARPA相信，開發(fā)專門應(yīng)用于人工智能領(lǐng)域的特制芯片將推動(dòng)該領(lǐng)域的不斷發(fā)展。　　特制芯片　　50年來(lái)，摩爾定律作為一項(xiàng)基本原理，一直推動(dòng)著計(jì)算機(jī)芯片微處理器的發(fā)展。 20世紀(jì)60年代，英特爾聯(lián)合創(chuàng)始人Gordon Moore在經(jīng)過(guò)一系列的觀察后，得出了一個(gè)推測(cè)，他推測(cè)集成電路上晶體管的數(shù)量，約每隔18-24個(gè)月便會(huì)增加一倍，微芯片的性能也會(huì)得到有效的提升。但現(xiàn)在的
關(guān)鍵字：人工智能 ASIC

基于QDR-IV SRAM 實(shí)現(xiàn)網(wǎng)絡(luò)流量管理統(tǒng)計(jì)計(jì)數(shù)器 IP設(shè)計(jì)

　　網(wǎng)絡(luò)路由器帶有用于性能監(jiān)控、流量管理、網(wǎng)絡(luò)追蹤和網(wǎng)絡(luò)安全的統(tǒng)計(jì)計(jì)數(shù)器。計(jì)數(shù)器用來(lái)記錄數(shù)據(jù)包到達(dá)和離開的次數(shù)以及特定事件的次數(shù)，比如當(dāng)網(wǎng)絡(luò)出現(xiàn)壞包時(shí)。數(shù)據(jù)包的到達(dá)會(huì)使多個(gè)不同的統(tǒng)計(jì)計(jì)數(shù)器發(fā)生更新;但一臺(tái)網(wǎng)絡(luò)設(shè)備中的統(tǒng)計(jì)計(jì)數(shù)器的數(shù)量及其更新速度常常受到存儲(chǔ)技術(shù)的限制。　　管理統(tǒng)計(jì)計(jì)數(shù)器需要高性能的存儲(chǔ)器才能滿足多重的讀—修改—寫操作。本文將描述一種使用IP方法的獨(dú)特統(tǒng)計(jì)計(jì)數(shù)器，這種計(jì)數(shù)器的一端可以連接網(wǎng)絡(luò)處理器(NPU)，另一端可以連接Xilinx公司的QDR-IV存儲(chǔ)控制器。QDR-IV統(tǒng)計(jì)計(jì)數(shù)器IP是
關(guān)鍵字： QDR-IV IP

ASIC廠商大戰(zhàn)AI芯片市場(chǎng)，這家公司可能成為最大黑馬？

　　人工智能(AI)現(xiàn)在的熱度節(jié)節(jié)攀升。這項(xiàng)技術(shù)存在了數(shù)十年之久，一直不溫不火，但它最近已經(jīng)成為數(shù)據(jù)中心分析、自動(dòng)駕駛汽車和增強(qiáng)現(xiàn)實(shí)等應(yīng)用的焦點(diǎn)。這項(xiàng)技術(shù)怎么就重獲新生了呢?在我看來(lái)，人工智能迅速走熱的趨勢(shì)是由兩種力量所推動(dòng)的：訓(xùn)練人工智能系統(tǒng)所需要的數(shù)據(jù)的大爆發(fā)和可以大大加快訓(xùn)練進(jìn)程的新技術(shù)的出現(xiàn)。下面，我們分別從這兩個(gè)方面進(jìn)行一下解讀。　　數(shù)據(jù)就是人工智能世界的貨幣。沒有大量的已知結(jié)果，就無(wú)法進(jìn)行推論和機(jī)器學(xué)習(xí)。得益于數(shù)據(jù)中心領(lǐng)域幾個(gè)巨無(wú)霸的強(qiáng)力推動(dòng)，各種數(shù)據(jù)庫(kù)正處于如火如荼的建設(shè)中。谷歌已經(jīng)積累
關(guān)鍵字： ASIC AI

進(jìn)入汽車市場(chǎng)，IP與EDA工具廠商怎樣做才能符合ISO 26262標(biāo)準(zhǔn)？

　　如果對(duì)ISO 26262一直關(guān)注，你就會(huì)知道，采用最高質(zhì)量標(biāo)準(zhǔn)開發(fā)的IP或EDA工具，仍然可能通不過(guò)ISO 26262認(rèn)證。Arteris市場(chǎng)副總裁 Kurt Schuler在ISO 26262的多個(gè)技術(shù)委員會(huì)任職，他指出，在汽車電子系統(tǒng)開發(fā)方面，IP及EDA工具廠商還有很多方法去提升安全性，從而滿足ISO 26262標(biāo)準(zhǔn)要求。　　首先，設(shè)定應(yīng)用場(chǎng)景對(duì)IP和EDA工具非常重要。在高度可編程器件出現(xiàn)之前，很容易判斷大型系統(tǒng)中每個(gè)元器件如何工作，但現(xiàn)在，IP和工具廠商定義的安全元件(safety el
關(guān)鍵字： IP EDA

想成為一個(gè)優(yōu)秀的硬件工程師，你需要具備這些能力！

　　一個(gè)好的硬件工程師實(shí)際上就是一個(gè)項(xiàng)目經(jīng)理，你需要從外界交流獲取對(duì)自己設(shè)計(jì)的需求，然后匯總，分析成具體的硬件實(shí)現(xiàn)。還要跟眾多的芯片和方案供應(yīng)商聯(lián)系，從中挑選出合適的方案，當(dāng)原理圖完成后，你需要組織同事來(lái)進(jìn)行配合評(píng)審和檢查，還要和CAD工程師一起工作來(lái)完成PCB的設(shè)計(jì)。與此同時(shí)，要準(zhǔn)備好BOM清單，開始采購(gòu)和準(zhǔn)備物料，聯(lián)系加工廠家完成板的貼裝?！薄　』局R(shí)　　1) 基本設(shè)計(jì)規(guī)范　　2) CPU基本知識(shí)、架構(gòu)、性能及選型指導(dǎo)　　3) MOTOROLA公司的PowerPC系列基
關(guān)鍵字： PCB ASIC

博通專利案敗訴啟示中國(guó)IC產(chǎn)業(yè)走上巔峰還需IP護(hù)航

在這次博通與Invensas的專利權(quán)之爭(zhēng)中，我們不難發(fā)現(xiàn)，在國(guó)際貿(mào)易中，真正的武器其實(shí)是IP專利、知識(shí)產(chǎn)權(quán)，我們的半導(dǎo)體產(chǎn)業(yè)能否站在世界的巔峰，與歐美日韓巨頭們分庭抗禮，未來(lái)的貿(mào)易之戰(zhàn)就是IP之戰(zhàn)，屆時(shí)我們有么?
關(guān)鍵字：博通 IP