asic ip 文章進入asic ip技術(shù)社區(qū)

第 150 億顆CEVA 助力芯片出貨

全球領(lǐng)先的無線連接和智能感知技術(shù)及共創(chuàng)解決方案的授權(quán)許可廠商CEVA, Inc.(納斯達克股票代碼：CEVA)宣布，包含CEVA IP的并支付權(quán)利金的芯片的累計出貨量已經(jīng)在第二季超過了150億顆。在上市將近二十周年之際，CEVA達成了這一重要里程碑。實現(xiàn)前100億顆CEVA助力的芯片出貨花費了超過15年時間，而完成隨后50 億顆芯片出貨則只用了不到三年半。 CEVA IP在物聯(lián)網(wǎng)時代以令人驚訝的速度被廣泛采用也證實了CEVA在無線連接的普及方面發(fā)揮了重要的作用。CEVA將5G、蜂窩物聯(lián)網(wǎng)、藍牙、
關(guān)鍵字： CEVA IP

Credo正式推出基于臺積電5nm及4nm先進制程工藝的全系列112G SerDes IP產(chǎn)品

?Credo Technology（納斯達克股票代碼：CRDO）近日正式宣布推出其基于臺積電5nm及4nm制程工藝的112G PAM4 SerDes IP全系列產(chǎn)品，該系列能夠全面覆蓋客戶在高性能計算、交換芯片、人工智能、機器學(xué)習(xí)、安全及光通信等領(lǐng)域的廣泛需求，包括：超長距（LR+）、長距（LR）、中距（MR）、超極短距（XSR+）以及極短距（XSR）。?Credo IP產(chǎn)品業(yè)務(wù)開發(fā)助理副總裁Jim Bartenslager表示， “Credo先進的混合信號以及數(shù)字信號處理（DSP）1
關(guān)鍵字： Credo 臺積電 5nm 4nm SerDes IP

嵌入式北斗網(wǎng)絡(luò)時間服務(wù)器的Web網(wǎng)頁實現(xiàn)

摘要：本文介紹了嵌入式北斗網(wǎng)絡(luò)時間服務(wù)器的基本功能，重點講述了如何在該設(shè)備中添加Web網(wǎng)頁的方法及實現(xiàn)過程，以及在嵌入式設(shè)備中添加此功能應(yīng)該考慮的資源因素。關(guān)鍵詞：TCP/IP；HTTP；Cortex-M4；RAM；鏈表?1 時間服務(wù)器功能描述北斗衛(wèi)星接收終端接收北斗導(dǎo)航衛(wèi)星發(fā)射的 RNSS （Radio Navigation Satellite System，無線導(dǎo)航衛(wèi)星系統(tǒng)）無線電波信號，在設(shè)備內(nèi)部通過 PVT 解算，計算出用戶當(dāng)前的位置、速度以及時間信息。北斗的時間信息具
關(guān)鍵字： 202208 TCP/IP HTTP Cortex-M4 RAM 鏈表

Inuitive 與 Arteris IP 合作為邊緣設(shè)備提供下一代視覺處理技術(shù)

Inuitive? 和業(yè)界領(lǐng)先的提供片上網(wǎng)絡(luò)(NoC)互連和IP部署軟件以加快系統(tǒng)級芯片(SoC)創(chuàng)建的系統(tǒng)IP供應(yīng)商 Arteris? Inc.今天宣布，Inuitive 已為其下一代計算機視覺平臺部署了 Arteris FlexNoC? 互連 IP。該技術(shù)解決了連接和時序收斂的挑戰(zhàn)，可以實現(xiàn)先進的下一代前沿視覺處理器所需的激進性能目標(biāo)。這些先進的 SoC 將擴展多核視覺處理并增強高質(zhì)量的深度傳感。這些芯片將部署在 3D 深度成像、物體識別和跟蹤，以及其他使用計算機視覺算法的各種應(yīng)用中，比如增強現(xiàn)實、虛
關(guān)鍵字： Arteris IP 視覺處理器

燦芯半導(dǎo)體推出兩項創(chuàng)新技術(shù)用于DDR物理層

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體日前宣布推出用于高速DDR物理層中的Zero-Latency （零延遲）和True-Adaptive（真自適應(yīng)）兩項技術(shù)。這兩項技術(shù)已經(jīng)開始在12/14 FinFET, 22/28nm的DDR4/LPDDR4,4x高性能物理層IP上進行部署，將為客戶帶來更高效、更穩(wěn)定的全新體驗。 Zero-Latency （零延遲）技術(shù)在讀數(shù)據(jù)通路上，采用了兩種可選的、獨特的采樣方式進行數(shù)據(jù)轉(zhuǎn)換，而不像其他DDR物理層供貨商采用FIFO進行跨時鐘域轉(zhuǎn)換，此技術(shù)將延遲降低
關(guān)鍵字：燦芯 DDR IP

Codasip為RISC-V處理器系列增加Veridify安全啟動功能

可定制RISC-V處理器知識產(chǎn)權(quán)（IP）和處理器設(shè)計自動化的領(lǐng)導(dǎo)者Codasip日前宣布，Veridify Security公司的抗量子安全工具現(xiàn)在可以通過安全啟動功能支持Codasip的RISC-V處理器。在固件加載到Codasip處理器上時，Veridify的安全算法就會對其進行驗證，以使RISC-V開發(fā)人員確信嵌入式系統(tǒng)是安全可用的。Veridify的安全啟動功能是基于一種比傳統(tǒng)加密方法運行速度更快的算法；只需要很小的代碼空間和超低功耗，非常適合Codasip的低功耗嵌入式處理器系列。通過使用Ver
關(guān)鍵字： Codasip RISC-V IP

Arm 全面計算解決方案重新定義視覺體驗強力賦能移動游戲

新聞重點：· 全新旗艦產(chǎn)品 Immortalis GPU 將顯著優(yōu)化安卓游戲體驗，并首次推出基于硬件的光線追蹤功能· 最新 Armv9 CPU 將峰值和效率性能提升至全新水平· 新的 Arm 全面計算解決方案 (Total Compute Solutions) 可滿足各級別的性能、效率和可擴展
關(guān)鍵字： arm IP 移動游戲

NOVATEK NT98560 監(jiān)控與AIoT產(chǎn)品方案

聯(lián)詠芯片NT98560是一款高度集成的SoC，具有高畫質(zhì)、低碼率、低功耗，適用于2Mp 至5Mp Edge-IP Camera應(yīng)用。NT98560集成了ARM Cortex A9 CPU內(nèi)核、新一代 ISP、H.265/H.264視頻壓縮編解碼器、高性能硬件DLA模塊、圖形引擎、顯示控制器、以太網(wǎng)PHY、USB 2.0 (Host/Device)、音頻編解碼器、RTC和SD/SDIO 3.0提供最佳性價比Edge-IP Camera解決方案、可適用于Professional IPCAM、HOME / Co
關(guān)鍵字： IP CAM nt98560 aiot ai

全新推出的Codasip Studio Mac版本為RISC-V處理器帶來更多的差異化設(shè)計潛力

可定制RISC-V處理器硅知識產(chǎn)權(quán)（IP）的領(lǐng)導(dǎo)者Codasip日前宣布，其Codasip Studio平臺現(xiàn)已支持蘋果公司macOS Monterey（當(dāng)前macOS的主要版本）。Codasip Studio是一個處理器設(shè)計自動化平臺，用于完成Codasip領(lǐng)先的RISC-V處理器IP的定制，使設(shè)計人員能夠快速且輕松地定制其處理器設(shè)計，以面向特定領(lǐng)域中的應(yīng)用實現(xiàn)最高性能。Codasip Studio還可以用于創(chuàng)建Codasip的業(yè)內(nèi)最佳的RISC-V處理器內(nèi)核，并幫助設(shè)計人員評估微架構(gòu)的替代方案。應(yīng)用軟
關(guān)鍵字： RISC-V IP

燦芯半導(dǎo)體推出高精度16位SAR ADC

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體日前宣布推出高精度16位逐次逼近型（16bit SAR）ADC。該IP首個測試芯片基于中芯國際55nm工藝流片成功，現(xiàn)已完成EVB測試，可提供給客戶進行評估。該IP采樣率為1MHz, ENOB（有效位）可達14bit，通常情況下其DNL（微分線性誤差）介于-0.4LSB至0.47LSB之間，INL（積分線性誤差）居于-1.8LSB至2.2LSB之間，其典型功耗是4.25mA，性能指標(biāo)處于國內(nèi)領(lǐng)先水平。燦芯半導(dǎo)體深耕高精度12/14/16 bit SAR
關(guān)鍵字： ADC IP

芯原圖像信號處理器IP獲得IEC 61508工業(yè)功能安全認證

領(lǐng)先的芯片設(shè)計平臺即服務(wù)（Silicon Platform as a Service，SiPaaS?）企業(yè)芯原股份近日宣布其圖像信號處理器IP（ISP IP）ISP8000L-FS V5.0.0作為獨立安全單元（Safety Element out of Context；SEooC），已獲得IEC 61508:2011 SIL 2級工業(yè)功能安全認證。認證證書由領(lǐng)先的功能安全咨詢公司ResilTech頒發(fā)。該圖像信號處理器IP此前已通過ISO 26262 ASIL B認證，是芯原首個通過國際工業(yè)及汽車功能安
關(guān)鍵字：芯原圖像信號處理器 IP

業(yè)界首款英特爾推 Open IP浸沒式冷卻方案

處理器龍頭大廠英特爾中國臺灣分公司19日宣布在臺推出首款Open Intellectual Property（Open IP）數(shù)據(jù)中心浸沒式液體冷卻完整方案及參考設(shè)計，并且首度授權(quán)生態(tài)系合作伙伴使用，協(xié)助朝向減排凈零目標(biāo)前進，同時也呼應(yīng)英特爾總部RISE企業(yè)策略和2040年溫室氣體凈零排放目標(biāo)。英特爾19日宣布二項新投資案，創(chuàng)造更具永續(xù)性的數(shù)據(jù)中心技術(shù)解決方案。第一，英特爾公布超過7億美元的投資計劃，用來建立一個占地20萬平方英尺、具備最先進研究和開發(fā)技術(shù)的巨型實驗室，重心擺在創(chuàng)新數(shù)據(jù)中心技術(shù)，及解決加熱
關(guān)鍵字：英特爾 Open IP 浸沒式冷卻方案

優(yōu)勢互補:合肥燦芯科技與合肥工業(yè)大學(xué)微電子學(xué)院“校企聯(lián)合”培養(yǎng)項目正式啟動

合肥燦芯科技有限公司日前宣布正式啟動與合肥工業(yè)大學(xué)微電子學(xué)院的校企聯(lián)合培養(yǎng)工作。校企聯(lián)合培養(yǎng)是高校與企業(yè)之間聯(lián)合培養(yǎng)創(chuàng)新型、實用型人才的新模式，此次非全日制碩士研究生定向聯(lián)合培養(yǎng)項目，是考生通過全國研究生入學(xué)統(tǒng)一考試并達到合肥工業(yè)大學(xué)微電子學(xué)院研究生復(fù)試條件初試后，可以選擇合肥燦芯科技聯(lián)合培養(yǎng)項目，通過學(xué)校復(fù)試和企業(yè)的面試被錄取后入職合肥燦芯科技并簽訂聯(lián)合培養(yǎng)協(xié)議，之后繼續(xù)進入合肥工業(yè)大學(xué)微電子學(xué)院進行集中學(xué)習(xí)，按規(guī)定完成學(xué)業(yè)目標(biāo)后返回公司，同時可繼續(xù)開展研究生課題研究和日常研究工作。2022年1月合肥燦
關(guān)鍵字： IP 人才

Sondrel為下一代多通道汽車SoC部署Arteris IP

Sondrel 和業(yè)界領(lǐng)先的提供片上網(wǎng)絡(luò)(NoC)互連和 IP部署軟件以加快SoC創(chuàng)建的系統(tǒng)級芯片(SoC)系統(tǒng)IP供應(yīng)商Arteris IP近日宣布， Sondrel 在其下一代先進駕駛輔助系統(tǒng) (ADAS) 架構(gòu)中采用 FlexNoC 互連 IP。選擇Arteris IP 的片上互連是因為其可配置性和性能。該產(chǎn)品可滿足 SFA 350A 多通道汽車 IP 平臺的要求。FlexNoC 具有設(shè)計 NoC的能力，可以匹配 IP 模塊的性能，以確保數(shù)據(jù)以正確的速度流入、流出和圍繞SoC。它使設(shè)計人員能夠在預(yù)算
關(guān)鍵字： IP NOC

億歐智庫：2022年中國AI芯片行業(yè)深度研究

四大類人工智能芯片（GPU、ASIC、FGPA、類腦芯片）及系統(tǒng)級智能芯片在國內(nèi)的發(fā)展進度層次不齊。用于云端的訓(xùn)練、推斷等大算力通用芯片發(fā)展較為落后；適用于更多垂直行業(yè)的終端應(yīng)用芯片如自動駕駛、智能安防、機器人等專用芯片發(fā)展較快。超過80%中國人工智能產(chǎn)業(yè)鏈企業(yè)也集中在應(yīng)用層。?總體來看，人工智能芯片的發(fā)展仍需基礎(chǔ)科學(xué)積累和沉淀，因此，產(chǎn)學(xué)研融合不失為一種有效的途徑。研究主體界定：面向人工智能領(lǐng)域的芯片及其技術(shù)、算法與應(yīng)用無芯片不AI , 以AI芯片為載體實現(xiàn)的算力是人工智能發(fā)展水平的重要衡
關(guān)鍵字： AI芯片 GPU ASIC FPGA 行業(yè)研究