asic ip 文章進入asic ip技術(shù)社區(qū)

TCP/IP協(xié)議

1、 TCP/IP的歷史　　TCP/IP的歷史要追溯到20世紀70年代中期，當時的美國國防部高級項目研究局（DARPA）為了實現(xiàn)異種網(wǎng)之間的互聯(lián)與互通，大力資助網(wǎng)間網(wǎng)技術(shù)的研究與開發(fā)，于1977到1979年間推出目前形式的TCP/IP體系結(jié)構(gòu)和協(xié)議規(guī)范。美國國防部高級項目研究局資助網(wǎng)間網(wǎng)研究開發(fā)，事出有因。1969年，美國高級項目研究局（ARPA）建立了ARPANET。ARPANET是最早出的計算機網(wǎng)絡(luò)之，現(xiàn)代計算機網(wǎng)絡(luò)的許多概念和方法便來自ARPANET。隨后美國高級項目研究局不斷鼓勵在ARPANE
關(guān)鍵字： TCP/IP 無線網(wǎng)絡(luò)

“中國芯”十佳揭曉集成電路芯片發(fā)展迅速

　　近日，由信息產(chǎn)業(yè)部電子信息產(chǎn)品管理司指導、信息產(chǎn)業(yè)部軟件與集成電路促進中心組織的第二屆“中國芯”評選在北京揭曉。展訊通信(上海)有限公司等企業(yè)生產(chǎn)的5款芯片獲最佳市場表現(xiàn)獎，北京凌訊華業(yè)科技有限公司等企業(yè)的5款芯片獲最具潛質(zhì)獎。　　從本屆獲獎產(chǎn)品可以看出，2007年，我國集成電路芯片的發(fā)展取得了長足進步：在最佳市場表現(xiàn)獎中，由展訊通信有限公司自主研發(fā)、生產(chǎn)的一款多媒體娛樂基帶芯片(SC6600M)以3.08億元人民幣的銷售額高踞榜首;芯邦科技(深圳)有限公司的閃存盤控制芯片(CMB2091)則以7
關(guān)鍵字：集成電路芯片 IP IC 制造制程

高密度IC設(shè)計中面臨的ASIC與FPGA的抉擇

　　在過去10年間，全世界的設(shè)計人員都討論過使用ASIC或者FPGA來實現(xiàn)數(shù)字電子設(shè)計的好處。通常這些討論將完全定制IC的性能優(yōu)勢和低功耗與FPGA的靈活性和低NRE成本進行比較。設(shè)計隊伍應(yīng)當在ASIC設(shè)計中先期進行NRE投資，以最大限度地提高性能、降低尺寸以及降低大批量制造時的成本?或者設(shè)計隊伍應(yīng)該為市場設(shè)計只有FPGA能夠提供的具有高度可配置功能、能夠快速完成任務(wù)的最終產(chǎn)品? 　　事實上，由于高密度IC設(shè)計面臨的日益嚴重的挑戰(zhàn)，上面的觀點并不重要。隨著ASIC設(shè)計人員進入每一個新的工藝過程，設(shè)計變得
關(guān)鍵字：嵌入式系統(tǒng) 單片機 ASIC IC FPGA 模擬IC

可編程SoC(SoPC)

SOPC ( System on a Programmable Chip，片上可編程系統(tǒng))是以PLD(可編程邏輯器件)取代ASIC(專用集成電路)，更加靈活、高效的技術(shù)SOC (System On Chip)解決方案。SOPC代表一種新的系統(tǒng)設(shè)計技術(shù)，也是一種初級的軟硬件協(xié)同設(shè)計技術(shù)。與 SOC 技術(shù)相比，集成電路只有安裝在整機系統(tǒng)中才能發(fā)揮它的作用。IC芯片是通過印刷電路板(PCB
關(guān)鍵字：可編程 SoC SoPC 片上系統(tǒng) SoC ASIC

4DK Technologies 采用 Enea Accelerator 平臺

　　Enea (Nordic Exchange/Small Cap/ENEA) 宣布，4DK Technologies 已選用 Enea Accelerator Platform™，用來縮短其 SuperConnectivity™ 平臺的上市周期。Enea Accelerator Platform 為希望實現(xiàn)跳躍式產(chǎn)品開發(fā)的企業(yè)提供了綜合性的“應(yīng)用就緒”平臺解決方案。4DK Technologies 已簽署了一份于 2007 年生效的 5 年期許可協(xié)議，其中還包括雇用 Enea 專
關(guān)鍵字：嵌入式系統(tǒng) 單片機 4DK Technologies Enea Accelerator ALL-IP

使用ISE設(shè)計工具優(yōu)化FPGA的功耗

　　自從Xilinx公司推出FPGA二十多年來，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實現(xiàn)數(shù)字電路的優(yōu)選平臺。今天，功耗日益成為FPGA供應(yīng)商及其客戶關(guān)注的問題。　　降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開移動電子設(shè)備等新興市場之門的關(guān)鍵。　　Xilinx在提供低功耗FPGA解決方案方面較有經(jīng)驗。本文說明如何應(yīng)用計算機輔助設(shè)計(CAD)技術(shù)，如Xilinx ISE(集成軟件環(huán)境)9.2i版本軟件使功能有效降低。　　CM
關(guān)鍵字：嵌入式系統(tǒng) 單片機 Xilinx FPGA ASIC

多晶硅價格走高專家剖析太陽能電池反跌之謎

　　即便原材料多晶硅的價格一直持續(xù)高漲，國內(nèi)大部分太陽能電池組件制造商仍計劃調(diào)低或維持產(chǎn)品價格穩(wěn)定，以贏取更多的市場份額。環(huán)球資源最新發(fā)布的研究報告顯示，88%的受訪供應(yīng)商將調(diào)低或維持產(chǎn)品價格穩(wěn)定，只有12%的受訪者計劃調(diào)升產(chǎn)品價格。　　報告出版人區(qū)乃光表示，“由于市場預(yù)計多晶硅短缺的情況將會持續(xù)至2009年，因此很多太陽能電池組件制造商正實行簡化生產(chǎn)程序的措施，其中包括通過規(guī)模經(jīng)濟增加效率、進入產(chǎn)業(yè)鏈下游及研發(fā)制造使用較少量多晶硅的較薄的太陽能電池?！? 　　據(jù)悉，計劃減低生產(chǎn)成本的受訪供應(yīng)商中：2
關(guān)鍵字：模擬技術(shù) 電源技術(shù) 多晶硅太陽能 SoC ASIC

Chipidea 推出業(yè)界第一個針對便攜式消費應(yīng)用的D 類音頻驅(qū)動器 IP

　　MIPS 科技公司模擬業(yè)務(wù)部 Chipidea 宣布推出業(yè)界第一個D 類音頻驅(qū)動器 IP，它是專門為低至 65nm 工藝節(jié)點制造的系統(tǒng)級芯片(SoC)器件而設(shè)計的。Chipidea 的模擬/混合信號 D 類音頻驅(qū)動器 IP 可滿足便攜式消費音頻設(shè)備市場的爆炸性增長需求，包括 MP3 播放器、集成了音頻功能的智能手機、手持式 GPS 系統(tǒng)，以及那些必備集成音頻功能組合和延長電池壽命要求不斷對 IC 設(shè)計師和終端產(chǎn)品制造商帶來挑戰(zhàn)的其他領(lǐng)域。　　D 類放大器以前主要應(yīng)用于包括電視和固定音頻放大器等大型
關(guān)鍵字：模擬技術(shù) 電源技術(shù) MIPS D類音頻驅(qū)動器 IP 音視頻技術(shù)

寬帶化數(shù)據(jù)話音綜合智能業(yè)務(wù)平臺展望

　　IP-IN是結(jié)合目前通信網(wǎng)絡(luò)發(fā)展、業(yè)務(wù)演進的可能性和市場的實際需求提出的可與IP互通的新一代智能網(wǎng)平臺。它以整合網(wǎng)絡(luò)資源、開發(fā)具有運營價值的增值業(yè)務(wù)為主要目標。IP-IN是一個市場生命力強、現(xiàn)實、可操作的技術(shù)。我們可利用它不斷地推出新產(chǎn)品、新服務(wù)。由于目前的業(yè)務(wù)集成仍然是生硬的綁定，從技術(shù)體系和運維體系看各業(yè)務(wù)還處在分割狀態(tài)，使得現(xiàn)有的高品質(zhì)的網(wǎng)絡(luò)無法發(fā)揮其效能。但是在采用了IP-IN技術(shù)以后，我們可通過一條接入線、一個賬單，一次性地為用戶提供高品質(zhì)的多種現(xiàn)有的電信業(yè)務(wù)。　　與IP互通的智能網(wǎng)技
關(guān)鍵字：通訊無線網(wǎng)絡(luò) IP-IN 寬帶數(shù)據(jù) 無線網(wǎng)絡(luò)

千兆高端防火墻的技術(shù)發(fā)展趨勢

防火墻的未來是向著高性能，強大的QoS保證能力和深度防御三個方向發(fā)展。政府，金融電力等關(guān)鍵行業(yè)的數(shù)據(jù)中心、大型電信運營商的網(wǎng)絡(luò)流量巨大，業(yè)務(wù)復(fù)雜。多業(yè)務(wù)下的流量劇增不僅對帶寬提出了很高的要求，而且對防火墻多業(yè)務(wù)支持的功能和性能方面也提出了很高的要求。　　因此，典型的千兆高端防火墻的技術(shù)特征是具有4G到10G線速處理和能力；在承受海量業(yè)務(wù)流突發(fā)的情況下保證流媒體，視頻，語音等時延敏感應(yīng)用的穩(wěn)定運行的能力。高端用戶往往采用高性能服務(wù)器對外提供特定的
關(guān)鍵字：防火墻技術(shù) 發(fā)展趨勢 FPGA SoC ASIC

基于DSP的嵌入式TCP/IP協(xié)議的研究和實現(xiàn)

本文結(jié)合電力自動化系統(tǒng)實際詳細分析了嵌入式TCP/IP協(xié)議的選取原則，采用DSP芯片和網(wǎng)卡接口控制芯片設(shè)計了以太網(wǎng)接口
關(guān)鍵字：研究實現(xiàn) 協(xié)議 TCP/IP DSP 嵌入式基于

一種新型音頻功放數(shù)字電調(diào)諧的ASIC實現(xiàn)

本文介紹了一種新型具有數(shù)字音量調(diào)節(jié)功能音頻功放的工作原理和設(shè)計方法,并將設(shè)計應(yīng)用于實際電路中,獲得了很好的效果. 采用按鍵式音量控制器操作方便,大幅降低了與此相關(guān)的軟件成本,應(yīng)用前景廣闊. 音頻功放電路在實際應(yīng)用中都要涉及到音量的電調(diào)諧問題,而通過調(diào)節(jié)放大電路的增益來控制音頻放大電路的音量是比較有效的,目前應(yīng)用比較多的有以下2&n
關(guān)鍵字：音頻電調(diào)諧 ASIC SoC ASIC 音視頻技術(shù)

SOPC中自定義外設(shè)和自定義指令性能分析

　　引言　　NiosII是一個嵌入式軟核處理器，除了可以根據(jù)需要任意添加已經(jīng)提供的各種外設(shè)以外，用戶還可以通過定制自定義外設(shè)和自定義指令的方式來滿足各種應(yīng)用需求。定制用戶外設(shè)和用戶指令是使用NiosII嵌入式軟核處理器的重要特征。定制的用戶外設(shè)能夠以“硬件加速器”的形式實現(xiàn)各種各樣用戶要求的功能;同時定制的用戶指令，可以把一個復(fù)雜的標準指令序列簡化為一條用硬件實現(xiàn)的單個指令，以增強對實時軟件算法的處理能力。近來，隨著國內(nèi)SOPC開發(fā)的逐步深入，這兩者的性能開始成為一個關(guān)注的焦點。本文通過CRC32對S
關(guān)鍵字：嵌入式系統(tǒng) 單片機 SOPC 自定義指令 SoC ASIC

FARADAY選擇CADENCE VOLTAGESTORM用于高級65納米低功耗簽收

　　Cadence設(shè)計系統(tǒng)公司與領(lǐng)先的ASIC和硅智產(chǎn)(SIP)無晶圓IC設(shè)計公司智原科技宣布智原已經(jīng)采用Cadence® VoltageStorm® 功率分析技術(shù)進行低功耗簽收，并支持智原的尖端低功耗設(shè)計。智原使用VoltageStorm的靜態(tài)和動態(tài)功率分析檢驗其高級低功耗設(shè)計技術(shù)，包括功率門控、去耦合電容優(yōu)化和多電源多電壓(MSMV)規(guī)劃。　　智原有一套現(xiàn)成的功率分析解決方案，目前已經(jīng)成功發(fā)展到90納米級別。不過由于意識到了65納米及以下級別低功耗簽收帶來的新技術(shù)挑戰(zhàn)，智原對目前市
關(guān)鍵字：嵌入式系統(tǒng) 單片機 Cadence IC ASIC MCU和嵌入式微處理器

中科SoC的USB1.1OHCI主機控制器IP設(shè)計

系統(tǒng)闡述了USB1.1 OHCI 主機控制器IP 的功能、結(jié)構(gòu)、各功能模塊的電路設(shè)計和實現(xiàn)方法，介紹了主機串行接口引擎模塊及其時鐘和數(shù)據(jù)恢復(fù)電路以及并行CRC 算法的設(shè)計。
關(guān)鍵字： IP 設(shè)計控制器主機 SoC USB1.1OHCI 中科