<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來(lái)之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> asic-to-fpga

asic-to-fpga 文章進(jìn)入asic-to-fpga技術(shù)社區(qū)

基于FPGA的數(shù)字電壓表的設(shè)計(jì)

0 引言傳統(tǒng)的數(shù)字電壓表設(shè)汁通常以大規(guī)模ASIC(專用集成電路)為核心器件，并輔以少量中規(guī)模集成電路及顯示器件構(gòu)成。ASIC完成從模擬量的輸入到數(shù)字量的輸出，是數(shù)字電壓表的心臟。這種電壓表的設(shè)計(jì)簡(jiǎn)單、精確度高，但
關(guān)鍵字： FPGA 數(shù)字電壓表

OFDM系統(tǒng)中頻域同步技術(shù)及FPGA實(shí)現(xiàn)

摘要：針對(duì)OFDM系統(tǒng)頻域中的整數(shù)倍頻率偏移、小數(shù)倍頻率偏移、采樣鐘頻率偏移和定時(shí)偏移等問(wèn)題，本文提出了相應(yīng)的解決方案，并采用FPGA對(duì)各方法進(jìn)行硬件電路實(shí)現(xiàn)。這些硬件實(shí)現(xiàn)方法巧妙，估計(jì)精確，能節(jié)省大量硬件資
關(guān)鍵字： OFDM FPGA 系統(tǒng) 頻域

分析CPLD與FPGA區(qū)別

可編程邏輯器件主要包括FPGA和CPLD，F(xiàn)PGA是Field Programmable Gate Array縮寫(xiě)，CPLD是Complex Promrammable Logic Device的縮寫(xiě)。隨著芯片技術(shù)的發(fā)展，CPLD和FPGA的概念已經(jīng)模糊在一起，如Altera和Lattice公司把小容
關(guān)鍵字： CPLD FPGA 分析

Altera交付業(yè)界最全面的28-nm FPGA系列開(kāi)發(fā)套件

Altera公司(Nasdaq: ALTR)日前宣布，開(kāi)始提供Cyclone? V GX FPGA開(kāi)發(fā)套件，這是業(yè)界第一款28-nm開(kāi)發(fā)套件，支持面向大批量應(yīng)用的低成本、低功耗系統(tǒng)級(jí)解決方案的快速設(shè)計(jì)和開(kāi)發(fā)。Altera是第一家為客戶提供28-nm FPGA開(kāi)發(fā)套件的公司，現(xiàn)在可以交付最全面的系列套件，支持Altera全系列低成本、中端和高端28-nm FPGA。
關(guān)鍵字： Altera FPGA

Microsemi的SmartFusion2讓您的產(chǎn)品達(dá)到軍工級(jí)

美高森美(Microsemi)公司的產(chǎn)品以低功率、安全性、可靠性為主要特色，為高價(jià)值市場(chǎng)提供半導(dǎo)體解決方案。近期又推出了SmartFusion2 SoC FPGA，與其他FPGA廠商注重工藝、門(mén)數(shù)和封裝不同，Microsemi公司SoC產(chǎn)品部門(mén)副總裁兼總經(jīng)理Esam Elashmawi主要就安全性、可靠性和低功耗幾方面介紹了此新產(chǎn)品。
關(guān)鍵字： Microsemi FPGA SmartFusion

以FPGA為核心的邏輯控制模塊的數(shù)據(jù)采集系統(tǒng)

內(nèi)容摘要: 介紹了以FPGA為核心的邏輯控制模塊的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)可以滿足實(shí)時(shí)性要求，設(shè)計(jì)中采用自頂向下的 ...
關(guān)鍵字：邏輯控制數(shù)據(jù)采集系統(tǒng) FPGA

基于FPGA的通信接口模塊的設(shè)計(jì)

內(nèi)容摘要：針對(duì)前端射頻及信號(hào)處理部分與中心機(jī)需要進(jìn)行遠(yuǎn)程通信的需要，設(shè)計(jì)了一款由FPGA實(shí)現(xiàn)的通信接口模塊。 ...
關(guān)鍵字： FPGA 通信接口光纖通信

RF-FPGA項(xiàng)目授權(quán)開(kāi)發(fā)可編程射頻前端技術(shù)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DARPA RF-FPGA 可編程射頻前端

AES加密算法的高速低功耗ASIC設(shè)計(jì)

摘要：本文提出了一個(gè)AES加密算法的高速低功耗ASIC設(shè)計(jì)方案，使用Synopsys設(shè)計(jì)流程和VeriSilicON 0.18mu;m CMOS工藝，實(shí)現(xiàn)了最高工作頻率410MHz，數(shù)據(jù)吞吐率5.23Gbps，功耗為58 mW。采用改進(jìn)算法(T盒算法)，將輪變
關(guān)鍵字： ASIC AES 加密算法低功耗

基于FPGA的準(zhǔn)單輸入調(diào)變序列生成器設(shè)計(jì)

1.引言隨著集成電路復(fù)雜度越來(lái)越高，測(cè)試開(kāi)銷在電路和系統(tǒng)總開(kāi)銷中所占的比例不斷上升，測(cè)試方法的研究顯得非常突出。目前在測(cè)試源的劃分上可以采用內(nèi)建自測(cè)試或片外測(cè)試。內(nèi)建自測(cè)試把測(cè)試源和被測(cè)電路都集成在芯片
關(guān)鍵字： FPGA 輸入調(diào)變生成器

Microsemi下一代SmartFusion2 SoC FPGA更安全、更可靠、更低功耗

　　致力于提供幫助功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC)發(fā)布新的SmartFusion®2系統(tǒng)級(jí)芯片(system-on-chip，SoC)現(xiàn)場(chǎng)可編程門(mén)陣列(field programmable gate array，F(xiàn)PGA)系列。Microsemi下一代SmartFusion2 SoC FPGA設(shè)計(jì)用于滿足關(guān)鍵性工業(yè)、國(guó)防、航空、通訊和醫(yī)療應(yīng)用對(duì)先進(jìn)安全性、高可靠性和低功耗的基本需求。
關(guān)鍵字： Microsemi FPGA SmartFusion

淺談FPGA與ASIC的設(shè)計(jì)優(yōu)勢(shì)

ASIC 和 FPGA 具有不同的價(jià)值主張，選擇其中之一之前，一定要對(duì)其進(jìn)行仔細(xì)評(píng)估。2種技術(shù)的比較信息非常豐富。這里介紹了ASIC和FPGA的優(yōu)勢(shì)與劣勢(shì)。FPGA 和 ASIC 的設(shè)計(jì)優(yōu)勢(shì)比較FPGA 的設(shè)計(jì)優(yōu)勢(shì)更快的面市時(shí)間 - 無(wú)需布
關(guān)鍵字： FPGA ASIC

FPGA設(shè)計(jì)時(shí)常用的開(kāi)發(fā)工具

FPGA開(kāi)發(fā)工具包括軟件工具和硬件工具兩種。其中硬件工具主要是FPGA廠商或第三方廠商開(kāi)發(fā)的FPGA開(kāi)發(fā)板及其下載線，另外還包括示波器、邏輯分析儀等板級(jí)的調(diào)試儀器。在軟件方面，針對(duì)FPGA設(shè)計(jì)的各個(gè)階段，F(xiàn)PGA廠商和ED
關(guān)鍵字： FPGA 計(jì)時(shí) 開(kāi)發(fā)工具

淺談FPGA基礎(chǔ)入門(mén)相關(guān)知識(shí)

很多人對(duì)于CPLD下JTAG的下載很熟悉了,可轉(zhuǎn)到FPGA來(lái)的時(shí)候,多多少少有些迷惑,怎么出現(xiàn)配置芯片了,為什么要用不同的下載電纜,不同的下載模式?我就自己知道的一點(diǎn)東西談一些個(gè)人的見(jiàn)解,并發(fā)一些資料.有問(wèn)題大家也一起討
關(guān)鍵字： FPGA 基礎(chǔ) 入門(mén) 相關(guān)知識(shí)

賽靈思Virtex-5 FPGA的LTE仿真器的實(shí)現(xiàn)步驟

功能強(qiáng)大的可編程邏輯平臺(tái)使得Prisma Engineering公司能夠針對(duì)所有蜂窩網(wǎng)絡(luò)提供可重配置無(wú)線測(cè)試設(shè)備。長(zhǎng)期演進(jìn)(LTE)是移動(dòng)寬帶的最3GPP標(biāo)準(zhǔn)，它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比，除采用高
關(guān)鍵字： Virtex FPGA LTE 賽靈思

共6780條 212/452 |‹ « 210 211 212 213 214 215 216 217 218 219 » ›|

asic-to-fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。創(chuàng)建詞條

asic-to-fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

asic-to-fpga相關(guān)帖子

在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信
專業(yè)FPGA芯片分銷

asic-to-fpga資料下載

FPGA實(shí)例之135個(gè)FPGA經(jīng)典例程
如何自學(xué)FPGA與FPGA的發(fā)展方向---技巧篇
FPGA視頻教程之使用FPGA進(jìn)行嵌入式信號(hào)處理系統(tǒng)設(shè)計(jì)視頻資料下載
FPGA如何應(yīng)用于視頻處理實(shí)例——實(shí)用篇
FPGA——FPGA應(yīng)用開(kāi)發(fā)入門(mén)與典型實(shí)例
FPGA秘籍——FPGA的零基礎(chǔ)入門(mén)教程
Xilinx_FPGA系列入門(mén)教程（一）—如何搭建Xilinx
FPGA設(shè)計(jì)--《成為Xilinx FPGA設(shè)計(jì)專家》(基礎(chǔ)篇)

asic-to-fpga專欄文章

熱門(mén)主題

ASIC-to-FPGA 樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();