<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> avant fpga

          Altera宣布Stratix 10的創(chuàng)新:FPGA和SoC性能翻番、功耗降低70%

          •   即將于2015年秋天提供Stratix 10 FPGA和SoC工程樣片的Altera公司,近日發(fā)布其Stratix 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細(xì)節(jié),在性能、集成度、密度和安全特性方面實(shí)現(xiàn)了突破。  Stratix 10 FPGA和SoC采用了Altera革命性的HyperFlex FPGA架構(gòu),由Intel 14nm三柵極工藝技術(shù)制造,內(nèi)核性能是前一代FPGA的2倍。性能好、密度高、具有先進(jìn)的嵌入式處理功能的FPGA與GPU類浮點(diǎn)計(jì)算性能和異構(gòu)3D SiP集成特性相結(jié)合,支持Altera客戶
          • 關(guān)鍵字: Stratix 10 FPGA  SoC工程樣片  Altera  201507  

          Altera全球業(yè)務(wù)開發(fā)總監(jiān):數(shù)字電源躍居FPGA SoC設(shè)計(jì)新寵

          •   20/14奈米現(xiàn)場可編程閘陣列(FPGA)將加速改搭數(shù)位電源。FPGA邁向20/14奈米先進(jìn)制程,導(dǎo)致電路復(fù)雜度和電源供應(yīng)需求激增,相關(guān)晶片商已開始導(dǎo)入高整合、可編程,且支援大電流的數(shù)位電源解決方案,從而提升FPGA核心電源軌的供電效能,同時(shí)改善系統(tǒng)整體功耗、占位空間和散熱機(jī)制,以滿足系統(tǒng)業(yè)者日益嚴(yán)格的節(jié)能設(shè)計(jì)要求。   Altera全球業(yè)務(wù)開發(fā)總監(jiān)Patrick Wadden強(qiáng)調(diào),資料中心業(yè)者將更加注重伺服器核心處理器功耗。   Altera全球業(yè)務(wù)開發(fā)總監(jiān)Patrick Wadden表示,基地
          • 關(guān)鍵字: Altera  FPGA   

          FPGA實(shí)戰(zhàn)演練邏輯篇:FPGA與ASIC

          •   拋開FPGA不提,大家一定都很熟悉ASIC。所謂ASIC,即專用集成電路(Application Specific Integrated Circuit)的簡稱,電子產(chǎn)品中,它無所不在,還真是比FPGA普及得多得多。但是ASIC的功能相對(duì)固定,它是為了專一功能而生,希望對(duì)它進(jìn)行任何的功能和性能的改善往往是無濟(jì)于事的。打個(gè)淺顯的比喻,如圖1.2所示,如果說ASIC是布滿鉛字的印刷品,那么FPGA就是可以自由發(fā)揮的白紙一張。(特權(quán)同學(xué)版權(quán)所有)    ?   圖1.2 ASIC和FPG
          • 關(guān)鍵字: FPGA  ASIC  

          FPGA實(shí)戰(zhàn)演練邏輯篇:FPGA是什么

          •   在電子產(chǎn)品開發(fā)的各種關(guān)鍵器件中,F(xiàn)PGA已經(jīng)受到了越來越多的關(guān)注。如果哪怕只是作為電子設(shè)計(jì)鏈中某個(gè)“小羅嘍”角色的你,對(duì)FPGA還聞所未聞,只能說明你OUT了。相信閱讀此書的大多數(shù)讀者,您可能聽說過FPGA,但不是很了解;或者您已經(jīng)知道FPGA的存在,但不太清楚近期的動(dòng)向,或許您打算在不久的將來對(duì)FPGA進(jìn)行初步的嘗試。不管怎樣,只要您對(duì)FPGA感興趣,那么就讓我們一起踏出通往FPGA世界的第一步吧!(特權(quán)同學(xué)版權(quán)所有)   簡單來說,F(xiàn)PGA就是“可反復(fù)編程的邏
          • 關(guān)鍵字: FPGA  

          基于I2C總線圖像傳感器配置的FPGA實(shí)現(xiàn)

          •   基于FPGA的嵌入式圖像檢測(cè)系統(tǒng)因其快速的處理能力和靈活的編程設(shè)計(jì)使得它在工業(yè)現(xiàn)場的應(yīng)用非常廣泛,通常這些系統(tǒng)都是通過采集圖像數(shù)據(jù)流并對(duì)它實(shí)時(shí)處理得到所需的特征信息。圖像數(shù)據(jù)的獲取是整個(gè)系統(tǒng)的第一步,作為整個(gè)系統(tǒng)的最前端,它決定了原始數(shù)據(jù)的質(zhì)量,是整個(gè)系統(tǒng)成功的關(guān)鍵。CMOS圖像傳感器采用CMOS工藝,可以將圖像采集單元和信號(hào)處理單元集成到同一塊芯片上,因而在集成度、功耗、成本上具有很大優(yōu)勢(shì),這使得它在嵌入式圖像處理領(lǐng)域的運(yùn)用越來越多。CMOS圖像傳感器芯片大都把I2C總線的一個(gè)子集作為控制接口,用戶
          • 關(guān)鍵字: I2C  FPGA  

          美高森美和Sibridge Technologies共同開發(fā)用于SmartFusion2和IGLOO2 FPGA器件的高速協(xié)議IP產(chǎn)品組合

          •   致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 和擁有ASIC/SoC設(shè)計(jì)、驗(yàn)證和嵌入式解決方案專有技術(shù)的領(lǐng)先設(shè)計(jì)和驗(yàn)證IP供應(yīng)商Sibridge Technologies宣布推出一系列瞄準(zhǔn)美高森美SmartFusion®2 SoC FPGA和 IGLOO®2 FPGA器件的高速IP內(nèi)核。   通過增添了Sibridge Technologies成為認(rèn)可的CompanionCore供應(yīng)商,這項(xiàng)舉措擴(kuò)展了
          • 關(guān)鍵字: 美高森美  FPGA  

          CPU遇摩爾定律瓶頸 FPGA混合元件或成解決方案

          •   各科技大廠莫不希望能以更少的成本、在更小的空間里嵌入更多運(yùn)算電晶體,有廠商開始轉(zhuǎn)向開發(fā)現(xiàn)場可編程閘陣列(Field Programmable Gate Array;FPGA)平行架構(gòu),整合FPGA與處理器優(yōu)勢(shì)打造低功耗、高效能的Saturn 1伺服器,也打造出更易于作業(yè)的Carte開發(fā)環(huán)境,可望推動(dòng)未來市場主流應(yīng)用。   根據(jù)The Platform報(bào)導(dǎo)分析,近年處理器研發(fā)遇上摩爾定律(Moore's Law)瓶頸,廠商們想破頭提升產(chǎn)品應(yīng)用效能,業(yè)界與高效能運(yùn)算市場也開始熱烈討論FPGA架構(gòu)應(yīng)用。業(yè)
          • 關(guān)鍵字: FPGA  CPU  

          基于DSP和FPGA的紅外信息數(shù)據(jù)處理系統(tǒng)

          •   現(xiàn)代空戰(zhàn)中,光電對(duì)抗裝備在戰(zhàn)爭中扮演著重要的角色,而紅外偵測(cè)與跟蹤系統(tǒng)由于采用的無源探測(cè)技術(shù),因此與雷達(dá)等主動(dòng)探測(cè)系統(tǒng)相比具有隱身性強(qiáng)、抗干擾能力好和小型化程度高等優(yōu)點(diǎn),受到業(yè)內(nèi)的關(guān)注。新一代紅外成像導(dǎo)引系統(tǒng)須具備高精度、處理速度快、實(shí)時(shí)性強(qiáng)且反應(yīng)時(shí)間短等特點(diǎn),這便要求圖像處理計(jì)算機(jī)能滿足圖像處理中大數(shù)據(jù)量、復(fù)雜運(yùn)算、實(shí)時(shí)性強(qiáng)、高傳輸率和穩(wěn)定可靠等要求。文中從工作原理、硬件及軟件3個(gè)方面介紹了基于DSP和FPGA芯片的紅外信息數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)方法。   1紅外制導(dǎo)控制系統(tǒng)硬件總體設(shè)計(jì)   紅外信息
          • 關(guān)鍵字: DSP  FPGA  

          基于FPGA的圖像實(shí)時(shí)處理系統(tǒng)設(shè)計(jì)

          •   由于現(xiàn)場實(shí)時(shí)測(cè)量的需要,機(jī)器視覺技術(shù)越來越多地借助硬件來完成,如DSP芯片、專用圖像信號(hào)處理卡等。但是,DSP做圖像處理也面臨著由于數(shù)據(jù)存儲(chǔ)與處理量大,導(dǎo)致處理速度較慢,系統(tǒng)實(shí)時(shí)性較差的問題。本文將FPGA的IP核內(nèi)置緩存模塊和乒乓讀寫結(jié)構(gòu)相結(jié)合,實(shí)現(xiàn)了圖像數(shù)據(jù)的緩存與提取,節(jié)省了存儲(chǔ)芯片所占用的片上空間,并且利用圖像預(yù)處理重復(fù)率高,但算法相對(duì)簡單的特點(diǎn)和FPGA數(shù)據(jù)并行處理,結(jié)合流水線的結(jié)構(gòu),大大縮短了圖像預(yù)處理的時(shí)間,解決了圖像處理實(shí)時(shí)性差的問題。   1系統(tǒng)架構(gòu)和流程簡介   本系統(tǒng)采用了F
          • 關(guān)鍵字: FPGA  DSP  

          雷達(dá)信號(hào)處理:FPGA還是GPU?

          •   FPGA和CPU一直是雷達(dá)信號(hào)處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理,CPU用于后端處理。隨著雷達(dá)系統(tǒng)的處理能力越來越強(qiáng),越來越復(fù)雜,對(duì)信息處理的需求也急劇增長。為此,F(xiàn)PGA不斷在提高處理能力和吞吐量,CPU也在發(fā)展以滿足下一代雷達(dá)的信號(hào)處理性能需求。這種努力發(fā)展的趨勢(shì)導(dǎo)致越來越多的使用CPU加速器,如圖形處理單元(GPU)等,以支持較重的處理負(fù)載。   本文對(duì)比了FPGA和GPU浮點(diǎn)性能和設(shè)計(jì)流程。最近幾年,GPU已經(jīng)不僅能完成圖形處理功能,而且成為強(qiáng)大的浮點(diǎn)處理平臺(tái),被稱之為GP-
          • 關(guān)鍵字: FPGA  GPU  

          醫(yī)療電子平臺(tái)選擇:FPGA、ARM、X86、DSP還是GPU分析

          •   “邁瑞對(duì)于處理器平臺(tái)的選擇有兩個(gè)看似矛盾的原則:‘多’和‘少’。其中‘多’是指多樣性,我們知道無論是DSP、ARM、X86還是FPGA、GPU,每個(gè)平臺(tái)都有各自的優(yōu)點(diǎn)和缺陷,因此在設(shè)計(jì)產(chǎn)品時(shí)就可以根據(jù)他們的特點(diǎn)進(jìn)行選擇和搭配,處理器平臺(tái)的多樣性以及合理的搭配可以使產(chǎn)品更具有競爭力。”在日前舉辦的第三屆中國國際醫(yī)療電子技術(shù)大會(huì)(CMET2010)上,深圳邁瑞生物醫(yī)療電子硬件技術(shù)委員會(huì)執(zhí)行主任、系統(tǒng)工程師姚力與
          • 關(guān)鍵字: FPGA  ARM  

          基于FPGA 的太陽能并網(wǎng)逆變器的研究

          •   系統(tǒng)概述   新能源發(fā)電成為21世紀(jì)解決能源危機(jī)的必經(jīng)出路,光伏發(fā)電、風(fēng)電、核電等新能源發(fā)電是目前新能源發(fā)電研究的幾大方向。這幾種新能源各有各的特點(diǎn),我們選擇了最靠近我們的光伏發(fā)電作為研究出發(fā)點(diǎn)。   目前光伏發(fā)電并網(wǎng)技術(shù)的研究愈加深入成熟,而關(guān)于光伏發(fā)電技術(shù)的具體應(yīng)用環(huán)節(jié)還是有著許多發(fā)揮余地。光伏發(fā)電的優(yōu)點(diǎn)是清潔安全、分布相對(duì)較為均勻、可持續(xù)利用。同時(shí)光伏發(fā)電也存在自己的問題,其中一個(gè)很重要的問題是光伏發(fā)電需要做的是收集輻射到地表的太陽能,這個(gè)環(huán)節(jié)需要占用大量的空間,這個(gè)問題使光伏發(fā)電的應(yīng)用有著
          • 關(guān)鍵字: FPGA  逆變器  

          FPGA效能大躍進(jìn)的秘密

          • 效能提升,功耗降低,面積變小,幾者能否兼得。
          • 關(guān)鍵字: Altera  FPGA  

          混合信號(hào)IC──復(fù)雜電源管理組件的設(shè)計(jì)挑戰(zhàn)及解決方案

          •   隨著系統(tǒng)內(nèi)電源數(shù)量的增多,為了確保其安全、經(jīng)濟(jì)、持續(xù)和正常的工作,對(duì)電源軌進(jìn)行監(jiān)測(cè)和控制變得非常重要,特別是在使用微處理器時(shí)。確定電壓軌是否處于工作范圍內(nèi),以及該電壓相對(duì)于其它電壓軌是否按照正確的時(shí)序上電或斷電,這些對(duì)于系統(tǒng)執(zhí)行的可靠性和安全性來說都是至關(guān)重要的。例如FPGA,在向組件提供5V I/O(輸入/輸出)電壓之前,必須先施加3.3V的核心電壓,并持續(xù)至少20ms,以避免組件上電時(shí)受到損壞。對(duì)于系統(tǒng)的可靠性來說,滿足這樣的時(shí)序要求就像要保證組件在規(guī)定的電源電壓和溫度范圍內(nèi)工作一樣至關(guān)重要。
          • 關(guān)鍵字: FPGA  DSP  

          混合信號(hào)FPGA實(shí)現(xiàn)真正單芯片SOC

          •   要實(shí)現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計(jì)理由很簡單,因?yàn)檫@樣就能將材料成本、部件庫存及電路板面積減至最低。另外,相較于多芯片解決方案,單芯片方案的功耗也較低,同時(shí)也有助于提高對(duì)知識(shí)產(chǎn)權(quán)的保護(hù)。如果一項(xiàng)設(shè)計(jì)功能的精髓能夠深植于單一芯片上,將會(huì)大大增加第三方取得這項(xiàng)設(shè)計(jì)的困難度。   單芯片系統(tǒng)對(duì)嵌入式系統(tǒng)設(shè)計(jì)師來說,往往會(huì)隨著其面對(duì)的不同的系統(tǒng)設(shè)計(jì)而各有不同。例如,在龐大的娛樂或通信消費(fèi)產(chǎn)品市場中,SoC意味著一顆具有數(shù)百萬邏輯門的集成電路(IC),其中包含許多大型定制邏輯模塊,并有將芯片的數(shù)字處
          • 關(guān)鍵字: FPGA  SOC  
          共6386條 122/426 |‹ « 120 121 122 123 124 125 126 127 128 129 » ›|

          avant fpga介紹

          您好,目前還沒有人創(chuàng)建詞條avant fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)avant fpga的理解,并與今后在此搜索avant fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();