<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> avant fpga

          基于以太網(wǎng)的虛擬邏輯分析儀設(shè)計(jì)

          • 摘要:為了解決遠(yuǎn)端測(cè)試測(cè)量的難題,本文設(shè)計(jì)了一款基于以太網(wǎng)的虛擬邏輯分析儀。采用FPGA作為核心處理器,通過(guò)Verilog邏輯語(yǔ)言實(shí)現(xiàn)輸入信號(hào)的采樣、觸發(fā)控制、存儲(chǔ)等,最終通過(guò)串口或者以太網(wǎng)實(shí)現(xiàn)本地及遠(yuǎn)端的信號(hào)檢測(cè)。經(jīng)測(cè)試系統(tǒng)運(yùn)行穩(wěn)定,工作狀況良好。
          • 關(guān)鍵字: 測(cè)試測(cè)量  邏輯分析儀  FPGA  201302  

          光纖傳感空分復(fù)用下多點(diǎn)溫度與應(yīng)力的監(jiān)測(cè)顯示

          • 多參量多點(diǎn)實(shí)時(shí)監(jiān)測(cè)顯示是傳感研究領(lǐng)域的一項(xiàng)重要技術(shù)。以光纖Fabry-Perot(F-P)腔與光纖Bragg光柵(FBG)傳感器的串聯(lián)復(fù)用結(jié)構(gòu)為單元構(gòu)建空分復(fù)用(SDM)系統(tǒng),設(shè)計(jì)了溫度、應(yīng)力多點(diǎn)實(shí)時(shí)顯示的方案。由FPGA構(gòu)建的SOPC與NiosⅡ完成對(duì)多監(jiān)測(cè)點(diǎn)的數(shù)據(jù)采集,由VB串口通信接收FPGA存儲(chǔ)器存儲(chǔ)的采集數(shù)據(jù),再把此數(shù)據(jù)由高斯曲線擬合方程處理得到溫度和應(yīng)力的參數(shù)值,最后用VB實(shí)現(xiàn)監(jiān)測(cè)顯示。結(jié)果表明F-P腔與FBG串聯(lián)能有效克服溫度與應(yīng)力的交叉敏感,F(xiàn)PGA結(jié)合VB能很方便的實(shí)現(xiàn)多參量多點(diǎn)的實(shí)時(shí)監(jiān)
          • 關(guān)鍵字: 光纖傳感  空分復(fù)用  溫度與應(yīng)力顯示  FPGA  VB  

          基于FPGA的可逆數(shù)制轉(zhuǎn)碼器設(shè)計(jì)

          • 針對(duì)二-十進(jìn)制(BCD)數(shù)據(jù)相互轉(zhuǎn)換的FPGA實(shí)現(xiàn)目標(biāo),基于模塊層次化的設(shè)計(jì)思想,提出了一種高效、易于重構(gòu)的可逆轉(zhuǎn)碼器設(shè)計(jì)方案。并在FPGA(Altera DE2)開(kāi)發(fā)板上成功進(jìn)行了12 b可逆轉(zhuǎn)碼器的設(shè)計(jì)驗(yàn)證,實(shí)驗(yàn)結(jié)果表明該轉(zhuǎn)碼器通過(guò)端口參數(shù)配置就可以完全實(shí)現(xiàn)不同位數(shù)的二-十進(jìn)制(BCD)數(shù)據(jù)間的相互轉(zhuǎn)換。
          • 關(guān)鍵字: FPGA  數(shù)制  轉(zhuǎn)碼    

          增量式編譯QIC大幅縮短FPGA編譯時(shí)間

          • 前言按照相對(duì)論的理論,時(shí)間也是可以被拉長(zhǎng)縮短的,只不過(guò)需要巨大的能量支撐著您達(dá)到一個(gè)和光速可比擬的高速度而已。這話說(shuō)著輕松,你我心里都明白,估計(jì)咱們的有生之年是看不到這樣的情景的hellip;hellip;回到可
          • 關(guān)鍵字: FPGA  QIC  增量式  編譯    

          基于FPGA的彩屏控制器設(shè)計(jì)

          • 觸摸屏技術(shù)方便了人們對(duì)計(jì)算機(jī)的操作使用,是一種極具發(fā)展前途的交互式輸入技術(shù),受到各國(guó)的普遍重視,并投入大量的人力、物力對(duì)其進(jìn)行研發(fā),使得新型觸摸屏不斷涌現(xiàn)[1]。特別是四線電阻式觸摸屏具有制造工藝簡(jiǎn)單、成
          • 關(guān)鍵字: FPGA  彩屏  控制器    

          基于FPGA的多功能頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)

          • 頻率是電信號(hào)中重要的物理量,在電子、通信系統(tǒng)中,信號(hào)的頻率穩(wěn)定度決定了整個(gè)系統(tǒng)的性能,準(zhǔn)確測(cè)量信號(hào)的頻率是系統(tǒng)設(shè)計(jì)的重要內(nèi)容。單片機(jī)廣泛地應(yīng)用于電子系統(tǒng)設(shè)計(jì),其性價(jià)比高,大量的外圍接口電路,使基于單片
          • 關(guān)鍵字: FPGA  多功能  頻率計(jì)    

          ADI推出FPGA夾層卡快速原型開(kāi)發(fā)套件

          • Analog Devices, Inc. (ADI: NASDAQ) 全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商,其FPGA開(kāi)發(fā)平臺(tái)兼容的FPGA夾層卡(FMC)系列采用JEDEC JESD204B SerDes(串行器/解串器)技術(shù),最近該系列推出新品AD9250-FMC-250EBZ套件。數(shù)字和模擬設(shè)計(jì)人員可以利用AD9250-FMC-250EBZ套件簡(jiǎn)化并快速完成高速JESD204B ADC-FPGA平臺(tái)的原型開(kāi)發(fā)。
          • 關(guān)鍵字: ADI  FPGA  FMC  

          基于DSP+FPGA汽車防撞報(bào)警設(shè)備高速數(shù)據(jù)采集

          • 隨著人們生活水平的提高,公路上的私家車輛也增多了,但隨之帶來(lái)的問(wèn)題就是交通事故發(fā)生率居高不下,嚴(yán)重危害著人們的生命安全。文中就如何預(yù)防交通事故發(fā)生,研究設(shè)計(jì)一種響應(yīng)迅速、高可靠性并且經(jīng)濟(jì)實(shí)用的汽車防擅
          • 關(guān)鍵字: FPGA  DSP  汽車防撞  報(bào)警    

          基于FPGA的心音信號(hào)采集系統(tǒng)設(shè)計(jì)

          • 目前,心血管疾病的診斷主要分為無(wú)創(chuàng)診斷和有創(chuàng)診斷法兩種。其中,無(wú)創(chuàng)診斷包括心電圖、動(dòng)態(tài)心電圖和心音圖、超聲心動(dòng)圖以及現(xiàn)代醫(yī)學(xué)成像技術(shù)[1];有創(chuàng)診斷主要指動(dòng)脈造影技術(shù),但是會(huì)帶來(lái)并發(fā)癥。非常嚴(yán)重的心血管疾
          • 關(guān)鍵字: FPGA  心音信號(hào)  采集  系統(tǒng)設(shè)計(jì)    

          基于FPGA的VGA顯示之貪吃蛇游戲

          • 利用FPGA的VGA接口在液晶顯示器上顯示圖片,用4個(gè)按鍵做控制,做成“貪吃蛇”這個(gè)游戲
          • 關(guān)鍵字: FPGA  液晶顯示器  VGA  

          2D-DCT的FPGA實(shí)現(xiàn)

          • 在信息社會(huì)迅猛發(fā)展的21世紀(jì),多媒體信息日益增多,其中人類主要依靠圖像來(lái)接收各種各樣的信息。圖像中包含如此巨大的數(shù)據(jù)量,如果不經(jīng)過(guò)壓縮,不僅超出了計(jì)算機(jī)的存儲(chǔ)和計(jì)算能力,而且無(wú)法完成信息的實(shí)時(shí)傳輸。圖像
          • 關(guān)鍵字: D-DCT  FPGA    

          一種基于FPGA的線陣CCD瞬態(tài)光譜信息采集系統(tǒng)設(shè)計(jì)

          • 系統(tǒng)的結(jié)構(gòu)原理框圖,如圖1所示。系統(tǒng)主要包括CCD數(shù)據(jù)采集模塊電路、輸出信號(hào)前置放大電路、帶模擬前端的AD轉(zhuǎn)換電路、FPGA驅(qū)動(dòng)及控制電路和USB接口電路等五部分。
          • 關(guān)鍵字: CCD  AD轉(zhuǎn)換電路  FPGA  

          數(shù)字熒光示波器中隨機(jī)采樣技術(shù)的設(shè)計(jì)與實(shí)現(xiàn)

          • 實(shí)時(shí)采樣技術(shù)是普通電子測(cè)量?jī)x器中常用的信號(hào)采集手段,其對(duì)信號(hào)數(shù)據(jù)獲取的能力受到儀器中A/D模塊的最高采樣率的限制。為了彌補(bǔ)這個(gè)限制,我們采用隨機(jī)采樣技術(shù),這樣對(duì)于器件的選用有很大的余地,可大幅度降低制造成本。
          • 關(guān)鍵字: 信號(hào)波形  示波器  FPGA  

          使用LX9開(kāi)發(fā)板對(duì)兼容ARM9處理器的開(kāi)源軟核進(jìn)行Dhrystone Benchmark測(cè)試(上)

          • LX9開(kāi)發(fā)板由安富利設(shè)計(jì)生產(chǎn),體積小,便于攜帶。一端是普通的USB接口,可以插入筆記本或臺(tái)式機(jī),用ISE編程,下載到FPGA上。另外,為了便于調(diào)試,在另外一端也配備了USB的Type B接口,通過(guò)連接線,連到電腦后,可以實(shí)現(xiàn)USB轉(zhuǎn)串口的功能。
          • 關(guān)鍵字: FPGA  RAM  LX9  

          基于Virtex-6 FPGA的雙緩沖模式PCIe總線設(shè)計(jì)方案和

          • 引言近年來(lái)軟件無(wú)線電(SDR)得到了飛速的發(fā)展,在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項(xiàng)目背景是通過(guò)軟件無(wú)線電方式實(shí)現(xiàn)數(shù)字音頻廣播(DAB)的基帶信號(hào)處理,這要求軟件無(wú)線電平臺(tái)具有高速實(shí)時(shí)數(shù)字信號(hào)處理與傳輸能力。高
          • 關(guān)鍵字: Virtex  FPGA  PCIe  模式    
          共6386條 190/426 |‹ « 188 189 190 191 192 193 194 195 196 197 » ›|

          avant fpga介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條avant fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)avant fpga的理解,并與今后在此搜索avant fpga的朋友們分享。    創(chuàng)建詞條

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();