<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> avant fpga

          使用FPGA的高動態(tài)范圍圖像信號處理

          •    視頻圖像信號處理(ISP)從模擬信號時代發(fā)展而來,已經(jīng)經(jīng)歷了很長一段時期。今天,數(shù)字信號處理實現(xiàn)了可以在位級進行圖像數(shù)據(jù)處理,為圖像質(zhì)量提供了前所未有的控制。數(shù)字信號處理顯然不等同于數(shù)字信號處理器或DSP。雖然DSP已經(jīng)被廣泛用于視頻圖像信號處理的數(shù)字領(lǐng)域,ISP可以由各種處理器件實現(xiàn),如DSP、ASIC、ASSP和越來越多的現(xiàn)場可編程門陣列,即FPGA。   為什么使用FPGA?   有幾個原因推動了FPGA的日益普及。這些原因中的兩個反映了安防攝像機的最新趨勢,大大增加了需要處理的
          • 關(guān)鍵字: FPGA  圖像信號  

          利用FPGA實現(xiàn)視頻顯示接口

          •    視頻顯示器市場分為:大批量應(yīng)用,如臺式機、筆記本顯示器和電視機面板;中等批量應(yīng)用,如小型人機接口(HMI)面板和大尺寸數(shù)字標牌。本文將探討的是大尺寸顯示器面板應(yīng)用(表1),其中FPGA是一個備受關(guān)注的選擇,它可以滿足緊迫的產(chǎn)品周期和大量的高速接口和處理需求。   有3個常用的顯示標準:7:1低壓差分標準(LVDS),數(shù)字視頻接口(DVI)和高清多媒體接口(HDMI)。        表1:大尺寸顯示面板應(yīng)用概述。   7:1 LVDS   需要一個集成的LCD顯示
          • 關(guān)鍵字: FPGA  視頻  

          利用FPGA實現(xiàn)攝像機傳感器接口

          •   圖像傳感器可以說是在數(shù)字視頻或靜止相機中視頻或靜止圖像處理流水線的最重要部分。如果沒有傳感器,就沒有圖像信號可進行處理。眾所周知傳感器是非標準化的。在采用的方案中,它們有以下的不同之處:   轉(zhuǎn)換可見光或紅外光為電信號的方式;尤其是在該信號離開這塊芯片之前,對這個信號采用的編碼和壓縮(有時)的方式。   對傳感器內(nèi)部的寄存器進行編程的方式,以調(diào)整增益、曝光時間、傳感器模式(如線性、HDR),傳感器圖像坐標等。   實現(xiàn)特殊功能的方式,如高(或?qū)?動態(tài)范圍(HDR/WDR);例如通過在同一封裝中的
          • 關(guān)鍵字: FPGA  傳感器  

          FPGA在電梯控制系統(tǒng)中的應(yīng)用

          •    摘 要: 介紹了基于Altera公司EP1K30TC144芯片的電梯控制器設(shè)計過程,描述了該控制系統(tǒng)的功能。該設(shè)計采用VHDL語言進行編程,以QUARTUSⅡ軟件為開發(fā)平臺,對本設(shè)計進行了仿真,并使用JTAG將程序代碼下載到實驗板上進行了硬件驗證。   關(guān)鍵詞: 電梯控制器; VHDL; EP1K30TC144; QUARTUSⅡ   隨著社會的發(fā)展,電梯的使用越來越普遍,對電梯功能的要求也不斷提高,相應(yīng)地其控制方式也在不斷發(fā)生變化。對于電梯的控制,傳統(tǒng)的方法是使用繼電器-接觸器控制系
          • 關(guān)鍵字: Altera  FPGA  芯片  

          FPGA技術(shù)在汽車電子中的應(yīng)用

          •   因為現(xiàn)場可編程門陣列(FPGA)技術(shù)具有自定義邏輯功能和高可靠性的特點,所以,工程師已將FPGA技術(shù)融入測試系統(tǒng),解決汽車電子設(shè)計與測試的困難,同時滿足低成本、系統(tǒng)可擴展性和復(fù)雜的測試環(huán)境要求。本文將探討FPGA相關(guān)技術(shù)在汽車電子中的應(yīng)用。   FPGA技術(shù)的應(yīng)用領(lǐng)域   FPGA(Field Programmable Gate Array),是PAL、GAL、PLD等可編程器件進一步發(fā)展的產(chǎn)物,其邏輯功能由內(nèi)部規(guī)則排列的邏輯單元陣列完成。邏輯單元陣列內(nèi)部包括可配置邏輯模塊、輸入輸出模塊和內(nèi)部連線
          • 關(guān)鍵字: 汽車電子  FPGA  

          基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中

          • 實現(xiàn)數(shù)據(jù)的高速大容量存儲是數(shù)據(jù)采集系統(tǒng)中的一項關(guān)鍵技術(shù)。本設(shè)計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制,以狀態(tài)機來描述對DDR SDRAM 的各種時序操作,設(shè)計了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
          • 關(guān)鍵字: SDRAM  FPGA  DDR  控制器    

          FPGA遠程更新重啟系統(tǒng)

          • 正文  1) 因為FPGA具有開發(fā)周期短,可更新等優(yōu)點,現(xiàn)在有越來越多的通訊系統(tǒng)采用FPGA作為實際產(chǎn)品方案。已經(jīng)有大量的FPGA應(yīng)用到通訊系統(tǒng)中,為了降低系統(tǒng)維護的人力成本,需要能夠?qū)崿F(xiàn)FPGA遠程版本更新。本文將以Xi
          • 關(guān)鍵字: FPGA  遠程更新  系統(tǒng)    

          基于FPGA芯片EP3C10E144C8的OLED真彩色顯示方案

          • 作為第3 代顯示器,有機電致發(fā)光器件( OrganicLight Emitting Diode,OLED) 由于其主動發(fā)光、響應(yīng)快、高亮度、全視角、直流低壓驅(qū)動、全固態(tài)以及不易受環(huán)境影響等優(yōu)異特性,具有LCD 無法比擬的優(yōu)點,在手機、個人電
          • 關(guān)鍵字: FPGA  144C  E144  OLED    

          Altera推出Serial RapidIO IP內(nèi)核

          • Altera公司 (NASDAQ: ALTR)日前宣布,開始提供新的Serial RapidIO? Gen2 MegaCore?功能知識產(chǎn)權(quán)(IP),滿足全球通信基礎(chǔ)設(shè)施系統(tǒng)日益增長的帶寬需求。該IP新解決方案成功實現(xiàn)了所有硬件與最新Integrated Device Technology (IDT) RapidIO芯片的互操作性,并支持28 nm Altera Stratix? V FPGA,每通路工作速率高達6.25 Gbaud。
          • 關(guān)鍵字: Altera  IDT  嵌入式  FPGA  

          基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計與實現(xiàn)

          • 基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計與實現(xiàn),近些年,針對智能管理的研究越來越廣泛,采用的技術(shù)也越來越多,如基于單片機開發(fā)的智能監(jiān)控平臺[1]、在Linux內(nèi)核下的智能儀器開發(fā)[2]、對智能管理的某一個方面進行研究[3]等。隨著嵌入式核心芯片的高速發(fā)展,傳統(tǒng)嵌
          • 關(guān)鍵字: 設(shè)計  實現(xiàn)  管理系統(tǒng)  智能  FPGA  嵌入式  基于  

          基于IP核的FPGA 設(shè)計方法

          • 幾年前設(shè)計專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實現(xiàn), 系統(tǒng)制造公司的設(shè)計人員正越來越多地采用ASIC 技術(shù)集成系統(tǒng)級功能(System L evel In tegrete - SL
          • 關(guān)鍵字: FPGA  IP核  設(shè)計方法    

          HDTV接收機中Viterbi譯碼器的FPGA實現(xiàn)

          • 高清晰度數(shù)字電視HDTV技術(shù)是當今世界上最先進的圖像壓縮編碼技術(shù)和數(shù)字通信技術(shù)的結(jié)合。它代表一個國家的科...
          • 關(guān)鍵字: HDTV  FPGA  譯碼器  

          Altera率先在28nm FPGA上測試復(fù)數(shù)高性能浮點DSP設(shè)計

          •   Altera公司30日宣布,在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點數(shù)字信號處理(DSP)設(shè)計。獨立技術(shù)分析公司Berkeley設(shè)計技術(shù)有限公司(BDTI)驗證了能夠在Altera Stratix? V和Arria? V 28 nm FPGA開發(fā)套件上簡單方便的高效實現(xiàn)Altera浮點DSP設(shè)計流程,同時驗證了要求較高的浮點DSP應(yīng)用的性能。   Altera的浮點DSP設(shè)計流程經(jīng)過規(guī)劃,能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計更改,其工作環(huán)境包括來自MathWorks
          • 關(guān)鍵字: Altera  FPGA  DSP  

          基于FPGA的短幀Turbo譯碼器的實現(xiàn)

          • 基于FPGA的短幀Turbo譯碼器的實現(xiàn),Turbo碼雖然具有優(yōu)異的譯碼性能,但是由于其譯碼復(fù)雜度高,譯碼延時大等問題,嚴重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此,如何設(shè)計一個簡單有效的譯碼器是目前Turbo碼實用化研究的重點。本文主要介紹了短幀Tur
          • 關(guān)鍵字: 實現(xiàn)  Turbo  FPGA  基于  

          DSP+FPGA結(jié)構(gòu)在雷達模擬系統(tǒng)中的應(yīng)用

          • 1 引言隨著信息技術(shù)革命的深入和計算機技術(shù)的飛速發(fā)展,低速、低可靠性的單片機以及小規(guī)模的集成電路已經(jīng)越來越不能滿足需要,正逐漸被DSP與可編程邏輯器件(如FPGA、CPLD)所取代。一方面,數(shù)字信號處理技術(shù)逐漸地發(fā)展
          • 關(guān)鍵字: FPGA  DSP  雷達模擬  系統(tǒng)    
          共6386條 199/426 |‹ « 197 198 199 200 201 202 203 204 205 206 » ›|

          avant fpga介紹

          您好,目前還沒有人創(chuàng)建詞條avant fpga!
          歡迎您創(chuàng)建該詞條,闡述對avant fpga的理解,并與今后在此搜索avant fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();