<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來(lái)之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> avant fpga

avant fpga 文章進(jìn)入avant fpga技術(shù)社區(qū)

基于FPGA協(xié)處理的無(wú)線子系統(tǒng)分析

基于FPGA協(xié)處理的無(wú)線子系統(tǒng)分析,子系統(tǒng)劃分選擇方案 FPGA可與DSP處理器一起使用，作為獨(dú)立的預(yù)處理器(有時(shí)是后處理器)器件，或者作為協(xié)處理器。在預(yù)處理架構(gòu)中，F(xiàn)PGA直接位于數(shù)據(jù)通路中負(fù)責(zé)信號(hào)預(yù)處理，預(yù)處理后的信號(hào)可以高效又經(jīng)濟(jì)地移交
關(guān)鍵字：子系統(tǒng) 分析無(wú)線處理 FPGA 基于

如何利用FPGA降低手持設(shè)備MPU的功耗

消費(fèi)類手持設(shè)備市場(chǎng)正呈跳躍式發(fā)展。便攜式產(chǎn)品處理能力不斷增加，所支持的應(yīng)用越來(lái)越多；產(chǎn)品更新?lián)Q代速度加快，新產(chǎn)品必須滿足上市時(shí)間要求，以便獲得最大的市場(chǎng)機(jī)會(huì)；產(chǎn)品生命周期的縮短要求縮短開(kāi)發(fā)周期，同時(shí)更
關(guān)鍵字：設(shè)備 MPU 功耗手持降低利用 FPGA 如何

Virtex-6 HXT FPGA ML630：光傳輸網(wǎng)絡(luò)評(píng)估方案

Xilinx公司的Virtex-6 FPGA包括Virtex-6 LXT FPGA，Virtex-6 SXT FPGA和Virtex-6 HXT FPGA三個(gè)亞系列，采用40nm ExpressFabric和600MHz Clocking技術(shù)，具有存儲(chǔ)器選擇如能和DDR3，QDRII+和RDLRAM存儲(chǔ)器接口，600MHz
關(guān)鍵字： Virtex FPGA HXT 630

基于FPGA的短波發(fā)射機(jī)自動(dòng)調(diào)諧系統(tǒng)

基于FPGA的短波發(fā)射機(jī)自動(dòng)調(diào)諧系統(tǒng),1．前言　　短波發(fā)射主要用于各廣播電臺(tái)之間，各核潛艇之間的相互通信。發(fā)射機(jī)主要由電控邏輯裝置、過(guò)荷保護(hù)裝置、頻率預(yù)置和自動(dòng)調(diào)諧裝置等組成。為了保證發(fā)射機(jī)能工作在所需的頻率值，必須對(duì)高頻回路進(jìn)行精密調(diào)諧
關(guān)鍵字：調(diào)諧系統(tǒng) 自動(dòng) 發(fā)射機(jī) FPGA 短波基于

基于FPGA和以太網(wǎng)技術(shù)的X射線安檢設(shè)備控制器設(shè)計(jì)

基于FPGA和以太網(wǎng)技術(shù)的X射線安檢設(shè)備控制器設(shè)計(jì),本文設(shè)計(jì)了基于FPGA的X射線安檢設(shè)備控制器，該控制器通過(guò)加載Thin TCP/IP接入以太網(wǎng)，使得多臺(tái)PC共同對(duì)可疑物品的圖像數(shù)據(jù)進(jìn)行分析，進(jìn)而提高鑒別精度。　　工作原理及控制要求　　X射線安檢設(shè)備主要由X射線源、傳送
關(guān)鍵字：設(shè)備控制器設(shè)計(jì) 安檢射線 FPGA 以太網(wǎng) 技術(shù) 基于

基于FPGA+單片機(jī)的調(diào)焦變倍系統(tǒng)設(shè)計(jì)

摘要：在光電探測(cè)領(lǐng)域中以往對(duì)相機(jī)調(diào)焦變倍多采用單片機(jī)(MCU)控制完成，其優(yōu)點(diǎn)在于易于編程實(shí)現(xiàn)。因?yàn)橐髮?shí)時(shí)控制相機(jī)的變倍、調(diào)焦，其程序的編寫多采用查詢方式實(shí)現(xiàn)，這就使單片機(jī)始終處于十分繁忙的狀態(tài)，利用率降
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 變倍單片機(jī) FPGA 基于

C語(yǔ)言在FPGA上實(shí)現(xiàn)DSP的解決方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： C語(yǔ)言 DSP FPGA

Kaiman濾波算法在FPGA上的設(shè)計(jì)與實(shí)現(xiàn)

Kalman濾波理論在20世紀(jì)60年代一經(jīng)提出，便得到了軍事、控制、通信等領(lǐng)域的極廣泛的應(yīng)用。它可以實(shí)現(xiàn)隨機(jī)干擾下的線性動(dòng)態(tài)系統(tǒng)的最優(yōu)估計(jì)，目前Kalman濾波器的實(shí)現(xiàn)方式主要有兩種，一是在PC機(jī)上實(shí)現(xiàn)，可以同時(shí)滿足計(jì)
關(guān)鍵字： Kaiman FPGA 濾波算法

基于FPGA的串行外圍接口SPI設(shè)計(jì)與實(shí)現(xiàn)

摘要： SPI 總線是一個(gè)同步串行接口的數(shù)據(jù)總線，具有全雙工、信號(hào)線少、協(xié)議簡(jiǎn)單、傳輸速度快等特點(diǎn)。介紹了SPI 總線的結(jié)構(gòu)和工作原理，對(duì)4 種工作模式的異同進(jìn)行了比較，并著重分析了SPI 總線的工作時(shí)序。利用Veril
關(guān)鍵字： FPGA SPI 串行外圍接口

基于DSP與FPGA的運(yùn)動(dòng)控制器系統(tǒng)設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA 運(yùn)動(dòng)控制

EDA技術(shù)與FPGA技術(shù)設(shè)計(jì)應(yīng)用

21世紀(jì)是信息產(chǎn)業(yè)主導(dǎo)的知識(shí)經(jīng)濟(jì)時(shí)代，信息領(lǐng)域正在發(fā)生一場(chǎng)巨大變革，其先導(dǎo)力量和決定性因素正是微電子技術(shù)>集成電路。片的日益成熟，特別是深亞微米(DSM，DeepSub-Mron)和超深亞微米(VDSM，Very Deep Sub-Micron
關(guān)鍵字： FPGA EDA

一種基于FPGA的紅外視頻采集系統(tǒng)設(shè)計(jì)

摘要：介紹了一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)組成架構(gòu)，給出了各功能模塊的實(shí)現(xiàn)方法，包括主要的HDL代碼、SignaltapII波形以及QuartusII頂層原理，并制作電路板進(jìn)行調(diào)試，最終的紅外圖像通過(guò)VGA實(shí)時(shí)顯示。結(jié)果表
關(guān)鍵字： FPGA 紅外視頻采集系統(tǒng)設(shè)計(jì)

MathWorks全面支持Digilent Atlys FPGA開(kāi)發(fā)平臺(tái)

MathWorks全面支持Digilent Atlys FPGA開(kāi)發(fā)平臺(tái)。您可以在Digilent Atlys開(kāi)發(fā)平臺(tái)上，通過(guò)使用Mathworks的Simulink、HDL Coder和HDL Verifier，進(jìn)行數(shù)字信號(hào)處理以及嵌入式系統(tǒng)方面的硬件設(shè)計(jì)和驗(yàn)證的教學(xué)。
關(guān)鍵字： MathWorks FPGA

基于FPGA的LED點(diǎn)陣顯示字符的設(shè)計(jì)原理分析

隨著社會(huì)的發(fā)展和信息時(shí)代對(duì)各類信息快速發(fā)布的需要，許多政府部門和企事業(yè)單位從提高自身形象和信息規(guī)范化管理考慮，廣泛采用LED 電子顯示屏顯示產(chǎn)品，此類多媒體顯示系統(tǒng)通過(guò)一定的控制方式，用于顯示文字、圖形
關(guān)鍵字： FPGA LED 點(diǎn)陣顯示字符

基于FPGA的四階IIR數(shù)字濾波器設(shè)計(jì)

摘要：采用FPGA實(shí)現(xiàn)四階IIR數(shù)字濾波器，通過(guò)兩個(gè)二階節(jié)級(jí)聯(lián)構(gòu)成數(shù)字橢圓低通濾波器。通帶內(nèi)波紋小于0.1dB，阻帶衰減大于32dB。常用的數(shù)字濾波器有ＦＩＲ數(shù)字濾波器和ＩＩＲ數(shù)字濾波器。ＦＩＲ數(shù)字濾波器具有精確
關(guān)鍵字：濾波器設(shè)計(jì) 數(shù)字 IIR FPGA 基于

共6386條 226/426 |‹ « 224 225 226 227 228 229 230 231 232 233 » ›|

avant fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條avant fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)avant fpga的理解，并與今后在此搜索avant fpga的朋友們分享。創(chuàng)建詞條

avant fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開(kāi)關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

avant fpga相關(guān)帖子

在米爾FPGA開(kāi)發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡(jiǎn)介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無(wú)法通信
專業(yè)FPGA芯片分銷

avant fpga資料下載

基于FPGA的數(shù)字存儲(chǔ)示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測(cè)距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲(chǔ)系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級(jí)通用FPGA

avant fpga專欄文章

熱門主題

樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();