<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> avant fpga

          中國國際醫(yī)療電子技術大會隆重登場

          •   權威的市場分析、領先的技術方案、關鍵元器件展示與講解,2011年4月19日,眾多精彩內容伴隨著第四屆中國國際醫(yī)療電子大會(CMET2011)一同亮相深圳。深圳醫(yī)療器械行業(yè)協(xié)會會長陶篤純、藍韻集團產(chǎn)品市場部總監(jiān)劉明宇、中國科學院深圳先進技術研究院 鄭海榮博士分別從深圳醫(yī)療器械產(chǎn)業(yè)發(fā)展概況、醫(yī)改兩年帶來的機遇與挑戰(zhàn)、多學科交叉驅動醫(yī)療儀器創(chuàng)新關鍵等角度出發(fā),
          • 關鍵字: TI  FPGA  醫(yī)療超聲  

          基于Xilinx FPGA的片上系統(tǒng)無線保密通信終端設計

          • 0引言利用軟件實施加密算法已經(jīng)成為實時安全通信系統(tǒng)的重要瓶頸。標準的商品化CPU和DSP無法跟上數(shù)據(jù)...
          • 關鍵字: FPGA  片上系統(tǒng)  無線保密  通信終端  

          基于FPGA+DSP的高速中頻采樣信號處理平臺的實現(xiàn)

          • 基于FPGA+DSP的高速中頻采樣信號處理平臺的實現(xiàn),摘要:高速中頻采樣信號處理平臺在實際應用中有很大的前景,提出采用FPGA+DSP的處理結構,結合高性能A/D和D/A處理芯片,設計了一個通用處理平臺,并對其主要性能進行了測試。實驗與實際應用表明,該系統(tǒng)具有很強的
          • 關鍵字: 信號處理  平臺  實現(xiàn)  采樣  中頻  FPGA  DSP  高速  基于  

          FPGA在數(shù)字式心率計中的電路組成及工作原理

          • 本心率計在數(shù)字式心率計的基礎上,采用FPGA和VHDL語言實現(xiàn),減少了元器件使用數(shù)量,提高了測量精度和可靠性。該電路能夠實時采集并測量人體心跳的瞬時和平均心跳速率,判斷并顯示心率狀態(tài)(即心跳是否正常、是否過快或過慢、是否有心率不齊現(xiàn)象)。如果心率過快或過慢或者有心率不齊現(xiàn)象,那么將用不同顏色發(fā)光管進行閃爍報警顯示。

          • 關鍵字: FPGA  數(shù)字式  電路  工作原理    

          基于POWER PC+FPGA架構的飛行試驗振動數(shù)據(jù)實時分析

          • 摘要:飛行試驗振動信號具有采樣率高、數(shù)據(jù)量大、處理復雜的特點,在現(xiàn)有條件下,通過遙測鏈路很難將大量的振動數(shù)據(jù)實時傳輸至地面監(jiān)控系統(tǒng)。針對試飛測試的需要,結合某型號的試飛關鍵技術攻關研究,突破試飛振動數(shù)
          • 關鍵字: POWER  FPGA  PC  架構    

          基于Cyclone III FPGA的DDR2接口設計分析

          • DDR SDRAM是Double Data Rate SDRAM的縮寫,即雙倍速率同步動態(tài)隨機存儲器。DDR內存是在SDRAM內存基礎上發(fā)展而來的,能夠在時鐘的上升沿和下降沿各傳輸一次數(shù)據(jù),可以在與SDRAM相同的總線時鐘頻率下達到更高的數(shù)據(jù)傳輸率。雖然DDR2和DDR一樣,都采用相同采樣方式進行數(shù)據(jù)傳輸,但DDR2擁有兩倍于DDR的預讀取系統(tǒng)命令數(shù)據(jù)的能力。
          • 關鍵字: Cyclone  FPGA  DDR2  III    

          高性能FPGA中的高速SERDES接口

          • 引言  串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)的帶寬不斷增加至多吉比特范圍,并行接口已經(jīng)被高速串行鏈接,或SERDES (串化器/ 解串器)所取代 。起初, SERDES是獨立的ASSP或ASIC器
          • 關鍵字: SERDES  FPGA  性能  接口    

          基于Xilinx FPGA的片上系統(tǒng)無線保密通信終端

          • 本設計使用硬件描述語言VHDL在FPGA數(shù)字邏輯層面上實現(xiàn)AES加解密,為了系統(tǒng)的擴展性和構建良好的人機交互,設計通過PS/2鍵盤輸入加密密鑰,并將其顯示在LCD上。在軟核MicroBlaze上,通過SPI總線讀寫FIFO和RAM控制射頻芯片CC2420,使系統(tǒng)具有信道選擇、地址識別、自動CRC校驗功能,使系統(tǒng)更加安全、通信誤碼率更低。

          • 關鍵字: 保密  通信  終端  無線  系統(tǒng)  Xilinx  FPGA  基于  

          基于FPGA數(shù)據(jù)流控制動態(tài)可重構的實現(xiàn)

          • 摘要 基于FPGA基本數(shù)據(jù)流的下載控制方式,利用遺傳算法,通過單片機控制數(shù)據(jù)流的方式對FPGA進行編程配置,實現(xiàn)自身重構,使系統(tǒng)具有自適應、自組織和自修復的特性。
            關鍵詞 FPGA;遺傳算法;動態(tài)重構;單片機
          • 關鍵字: FPGA  數(shù)據(jù)流  動態(tài)可重構    

          異步FIFO在FPGA與DSP通信中的運用

          • 摘要 利用異步FIFO實現(xiàn)FPGA與DSP進行數(shù)據(jù)通信的方案。FPGA在寫時鐘的控制下將數(shù)據(jù)寫入FIFO,再與DSP進行握手后,DSP通過EMIFA接口將數(shù)據(jù)讀入。文中給出了異步FIFO的實現(xiàn)代碼和FPGA與DSP的硬件連接電路。經(jīng)驗證,利用
          • 關鍵字: 通信  運用  DSP  FPGA  FIFO  異步  

          基于FIash和JTAG接口的FPGA多配置系統(tǒng)

          • 摘要:針對需要切換FPGA器件的配置以實現(xiàn)不同功能的特殊應用場合,提出了一種使用大容量的Flash存儲器作配置碼流載體的FPGA多配置系統(tǒng)。該系統(tǒng)采用傳輸速度快的JTAG接口提高了配置碼流的燒寫速度,采用并行從模式減少
          • 關鍵字: FIash  JTAG  FPGA  接口    

          基于FPGA的CAN總線控制器SJA1000軟核的設計

          • 基于FPGA的CAN總線控制器SJA1000軟核的設計
            湯書森,劉 棟,李建明
            (蘭州大學信息科學與工程學院,蘭州 730000)
            摘要:分析了CAN控制器SJA1000的特點及CAN協(xié)議通信格式。設計了控制器SJA1000的IP軟核,能為應用提
          • 關鍵字: SJA1000  軟核  設計  控制器  總線  FPGA  CAN  

          基于USB和FPGA的隨機數(shù)發(fā)生器驗證平臺

          • 摘要:為了方便基于FPGA實現(xiàn)的隨機數(shù)發(fā)生器的驗證與演示,以CycloneII FPGA芯片EP2C20Q240C8N為核心,設計實現(xiàn)了隨機數(shù)發(fā)生器IP核下載與測試的開發(fā)驗證平臺,并詳細闡述了各模塊的設計原理及關鍵技術。最后,通過下載
          • 關鍵字: FPGA  USB  隨機數(shù)發(fā)生器    

          基于ARM和FPGA的電力光纖信號分析儀的設計

          • 為了能更好地實現(xiàn)變電站的自動化和數(shù)字化以及完成變電站系統(tǒng)的實時監(jiān)控、測試,更快捷、直觀地獲得設備的運行狀態(tài)。介紹了一臺基于ARM+FPGA的電力光纖信號分析儀的設計與研究,從硬件方面提出了新的設計方案。這種光纖信號分析儀主要實現(xiàn)對數(shù)字化變電站中通過100 M BaseFX傳輸?shù)母鞣N格式報文的抓取、信息提取、報文解碼、實時存儲及波形顯示等功能。
          • 關鍵字: FPGA  ARM  電力光纖  信號分析    

          基于1553B總線協(xié)議的解碼器設計和FPGA實現(xiàn)

          • 摘要:文章通過對1553B總線協(xié)議的研究,結合現(xiàn)代EDA技術,介紹了一種使用現(xiàn)場可編程邏輯器件(FPGA)設計1553B,總線協(xié)議用的manches-ter II型碼解碼器的方法。通過采用Verilog HDL硬件描述語言和原理圖混合輸入法,使設
          • 關鍵字: 1553B  FPGA  總線協(xié)議  解碼器    
          共6387條 275/426 |‹ « 273 274 275 276 277 278 279 280 281 282 » ›|

          avant fpga介紹

          您好,目前還沒有人創(chuàng)建詞條avant fpga!
          歡迎您創(chuàng)建該詞條,闡述對avant fpga的理解,并與今后在此搜索avant fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();